电子元器件基础知识大全电子元器件采购基本知识-Ameya360电子元器件采购网

上海雷卯丨入门<span style='color:red'>工程师</span>的第一课：PPTC 可恢复保险丝，从原理到避坑一篇讲透

行业新闻

上海雷卯丨入门工程师的第一课：PPTC 可恢复保险丝，从原理到避坑一篇讲透

　　那颗在 USB 口、电源入口上不起眼的小元件，断了还能自己“活过来”。它是 PPTC 可恢复保险丝——电路保护里最省心的器件之一。这篇由雷卯电子整理的入门科普，带你一次看懂它的原理、特点和最容易踩的坑。　　刚接触硬件设计时，你大概率会在 USB 口、电源入口、电池回路或电机驱动上见过一颗不起眼的小元件。它不换、不烧，异常时把自己“热胀”成高阻，故障排除后又能自动恢复——这就是 PPTC(聚合物正温度系数)可恢复保险丝。　　一、PPTC 是什么?　　它怎么“自己恢复”?　　PPTC 全称 Polymeric Positive Temperature Coefficient，中文叫聚合物正温度系数热敏电阻。它由高分子聚合物和导电粒子复合而成：　　正常工作时，导电粒子在聚合物里形成一条低阻通路，器件电阻只有毫欧级，几乎不损耗电流;一旦电路出现过流、过载或过温，器件内部温度升高，聚合物受热膨胀，把导电粒子撑开，通路瞬间断裂，电阻急剧飙升至数千欧甚至更高——相当于“保险丝熔断”，把电流死死限制住，保护后级电路。　　关键区别在这里：故障排除、温度回落后，聚合物收缩，导电通路自动恢复，PPTC 又变回低阻导通状态。这就是它“可恢复”二字的由来，也是它和一次性熔断保险丝最大的不同。　　(图1)工程师在 PCB 上测试 PPTC 的场景：平时低阻导通，异常时自动限流，故障排除后自动恢复　　(图2)真实产品：PPTC 可恢复保险丝，插件 + 贴片两种形态　　按应用场景，PPTC 主要分两大类：　　安全规范类　　USB 口、电源、电池、电机控制等，作为过流保护器件，防止短路或过载损坏后级电路。　　风险预防类　　I/O 端口等，防止外部异常输入(静电、误接、浪涌)侵入损坏内部电路。　　二、为什么工程师爱用 PPTC?　　和传统一次性熔断保险丝相比，PPTC 在“省心”这件事上几乎没有对手：　　(图3)一次性保险丝烧断即报废 vs PPTC 可自动恢复——这就是两者最大的差别。　　优势：　　1、可自恢复，免更换　　故障排除后自动复位，无需人工更换，大幅降低售后与维护成本。　　2、过流 + 过载 + 过温三重保护　　三类异常统一响应，一器件兼顾多种防护场景。　　3、小型化 SMD 封装　　贴片封装，适合高密度 PCB 设计，上板自动化程度高。　　4、设计友好　　选型正确的情况下几乎“一劳永逸”，不用反复更换验证。　　三、看懂 PPTC 的四个关键参数　　选型和设计PPTC 时，下面的参数表请收好。四个参数缺一不可，任何一个看漏都可能让保护形同虚设。　　PPTC 核心参数速查表：　　四、使用注意事项：这5个坑，别踩　　PPTC 虽然省心，但对高温和化学环境比较敏感。以下5 条来自一线量产经验，入门阶段提前记住，能帮你省下整板返工的代价。　　(图4)焊接、焊盘、涂覆……细节没做好，PPTC 的“自恢复”可能就失灵了　　1　　焊接只做一次：PPTC 很怕高温　　PPTC 对高温非常敏感，同一颗器件多次焊接(多次回流焊 / 波峰焊)会损伤其特性。PCBA 上有多颗器件需要两道回流焊 + 一道波峰焊时，建议把 PPTC 和 DIP 器件放在 PCB 同一面，并只在第二次回流焊时贴装 PPTC，避免经历多次高温。　　2　　焊盘记得留“半圆通孔”　　焊盘设计要包含通孔(半圆)区域，它既能保证可靠的电气连接，也能让器件在焊接(焊料爬升)后固定不偏移。同时，SMT 产线的 AOI/CCD 检测可以依据通孔焊料爬升状态判断焊接质量。　　3　　别乱涂覆、别用错清洗剂　　不建议在 PPTC 上使用含硅油、溶剂、电解质、酸类等渗透性强的涂覆或清洗材料——它们可能渗入器件内部，悄悄改变 PPTC 特性，让保护“失灵”。涂覆前请先评估风险或咨询原厂技术。　　4　　触发后要尽快排除故障　　PPTC 触发(跳闸)后，必须尽快消除过流 / 过温原因。它适合做“偶发异常的一次性保护”，不能长期靠它顶着故障运行——反复、长时间触发会导致器件加速老化甚至失效。　　5　　选型别只看 Ihold，要看降额　　选型时，Vmax 不能超过器件规格，Ihold 要留 10%–20% 余量，还要结合环境温度做热降额补偿。高温场景下同样的 Ihold，实际能承载的电流会明显下降，选错就等着返工。　　五、Leiditech 雷卯　　你的电路防护搭档　　上海雷卯电子科技有限公司(Leiditech)专注 EMC 保护器件领域，是国家高新技术企业，产品线覆盖 ESD、TVS 以及 PPTC 可恢复保险丝等全系列电路防护器件。面向刚入门的工程师，雷卯提供：　　●PPTC 可恢复保险丝选型支持与规格书下载　　●ESD / TVS / PPTC 组合防护方案设计参考　　●从原理图设计到PCBA 焊接的全流程技术答疑　　无论你在做USB 口保护、电源防护，还是 I/O 端口风险预防，欢迎联系雷卯获取 PPTC 选型建议与样片支持，让电路保护少走弯路。

关键词：

上海雷卯

发布时间：2026-09-01 10:17 阅读量：228 继续阅读>>

安森德丨揭秘MOS可靠性：为什么大厂<span style='color:red'>工程师</span>选型必看SOA曲线？

行业新闻

安森德丨揭秘MOS可靠性：为什么大厂工程师选型必看SOA曲线？

　　导语　　很多工程师选MOS，第一眼看的是：耐压够不够?电流够不够?Rds(on)够不够低?　　但产品一上机，却频频出现：　　● 电机启动时炸管　　● 电源突加载直接挂掉　　● 温升超标，可靠性堪忧　　问题往往不在参数表，而在咱们有没有看懂这张图——SOA曲线。　　今天，安森德(ASDsemi)就带你拆开这张MOS选型的“黄金地图”。　　什么是SOA曲线?　　SOA(Safe Operating Area，安全工作区)曲线图，就是MOS管的“能力天花板”。　　图：SOA曲线图示例　　横轴：Vds(漏源电压)　　纵轴：Id(漏极电流)　　阴影区：MOS可以长期、可靠工作的范围　　只要工作点落在阴影区，MOS就是安全的;一旦越界，要么罢工，要么直接烧毁。　　而且要注意：　　● 温度越高 → 安全区越小　　● 脉冲越宽 → 耐受能力下降　　所以在电机驱动、电源开关、负载突变等场景，SOA不是“参考”，而是选型红线，必须确保实际工作点始终落在对应工况的 SOA 曲线内，才能避免器件过载损坏。　　图：裸露焊盘的MOS内部结构示意　　SOA曲线的5个关键区段　　下面我们逐段拆解SOA曲线，搞懂每一区段背后的物理意义和设计约束。　　图：SOA五段标注图(A/B/C/D/E段)　　1　　A段　　阻抗限制线(欧姆区)　　满足欧姆定律：Vds = Id × Rds(on)　　在固定温度和 Vgs(栅源电压)条件下，Rds(on) 会保持恒定。因此当MOS完全导通后， Vds与Id呈线性关系。这就是为什么：　　同样电流下，Rds(on)越小，温升越低　　高温下Rds(on)变大，SOA会被进一步压缩　　安森德提示　　选型时务必使用高温Rds(on)，而不是常温标称值。常温下漂亮的参数，到了高温工况可能完全不够用。　　2　　B段　　IDM电流限制线(封装极限)　　由晶圆 + 键合线 + 封装结构共同决定，代表MOS能承受的最大峰值电流Idmax　　不同封装的散热能力、电流承载结构存在差异，直接决定了 Idmax 的上限，这是器件出厂时就确定的关键参数。　　Idmax是大厂经过仿真、计算、大量实测才给出的安全边界。无论电机启动、短路冲击还是电源突载，工作电流绝不能超过长时间或接近Idmax，否则就是「秒烧」，不仅会损坏 MOS 管，还可能引发整个电路的故障，造成严重损失，选型时必须按最恶劣工况校核峰值电流。　　3　　C段　　晶圆功率限制线(热限制)　　满足：P = Vds × Id　　例如某MOS最大耗散功率为10W：　　● Vds=2V → 最大Id≈5A　　● Vds=5V → 最大Id≈2A　　漏源电压Vds与漏极电流Id两者乘积始终接近 10W。这条斜线背后，本质是对最大结温(150℃/175℃)的保护。　　3　　D段　　热稳定限制线(NTC效应区)　　温度↑ → Vgs(th)↓ → 导通增强 → 发热↑　　由于温度越高Vgs(th)越低，导通程度越大，损耗越大，进而加剧温升，形成正反馈，极易导致热失控。　　那么此时需要限制发热功率，故曲线下折，该段折线通常是由实际测试得出的安全边界，不是简单公式计算。　　4　　E段　　电压限制线(BVdss)　　也就是规格书中的漏源击穿电压，MOS管的“能力天花板”。超过这一数值，MOS将发生雪崩击穿。　　咱们选MOS管时，要是摸不清这个天花板，设计电路就跟瞎忙活一样。比如明明管子最大能扛10A电流、20V电压，结果实际用的时候给到12A、25V，开机可能就烧管，到时候查问题只能干着急。　　设计建议　　虽然部分器件具备一定EAS能力，但设计上不应依赖雪崩耐受作为常态工作模式。务必留足电压裕量。　　安森德工程师的选型建议　　掌握了SOA曲线的原理，接下来就是落地到实际设计中。以下四步是安森德FAE团队总结的实战流程：　　1. 先画工况轨迹：把电路中典型的电压、电流、脉冲宽度，标在SOA图上，对照SOA曲线看是否在安全区。　　2. 按最恶劣条件校核：用高温Rds(on)、长脉冲SOA曲线复核。　　3. 预留足够裕量：尤其是电机启动、短路保护、热插拔等瞬态场景。　　4. 关注封装与散热：提前考虑散热、脉冲工况因素。再好的晶圆和设计，封装扛不住，SOA也会大幅缩水。

关键词：

安森德

发布时间：2026-08-18 10:03 阅读量：266 继续阅读>>

ROHM官方技术论坛（ESH）——<span style='color:red'>工程师</span>的专属技术加油站！

行业新闻

ROHM官方技术论坛（ESH）——工程师的专属技术加油站！

　　在硬件研发中，工程师和采购往往被几个老问题反复拖累：公开渠道的器件资料零散混杂，来源和准确性难以验证;第三方论坛说法不一，轻信错误方案可能导致EMC、散热等隐患，直接推高改版与报废成本。遇到SiC驱动、热设计等深层调试难题时，又难以及时触达原厂技术支持，只能依赖碎片化信息反复试错。器件选型落定后，询价、样品申请与采购流程仍需单独对接代理商，技术和采购环节割裂，沟通成本居高不下。　　针对这些实际研发痛点，罗姆半导体推出了本土化的官方线上技术阵地——ESH工程师社区(Engineer Social Hub™)，帮助工程师减少非技术因素的干扰，把精力集中回设计本身。　　什么是ROHM官方技术论坛(ESH)?　　ROHM官方技术论坛(ESH，全称Engineer Social Hub™)是罗姆半导体专为电子工程师打造的官方线上技术支持与交流平台。平台秉承“工程师交流支持平台・助力中国原创设计”的宗旨，汇集海量原厂技术白皮书、应用指南及仿真设计资料，并有罗姆原厂专家在线提供权威的技术答疑与选型支持，助力工程师攻克研发难题，加速产品设计落地。　　平台整合了罗姆丰富的产品技术资源，为工程师提供直连支持、全面技术覆盖和零门槛知识共享服务。用户通过ROHM官方技术论坛可快速融入罗姆工程师生态，获得个性化支持及一对一的专业指导与咨询，解决从产品选型到设计应用的全流程技术难题。　　为什么推荐ROHM官方技术论坛(ESH)?　　原厂专家坐镇：罗姆工程师在线答疑，技术问题不再无处可问。　　海量技术资源：涵盖电源设计、热设计、SiC MOSFET驱动、PCB Layout等热门技术领域。　　社区互动交流：与同行工程师分享经验、探讨方案，共同成长。　　持续更新：每周都有新的技术文章和案例分享发布。　　社区版块一览　　ROHM官方技术论坛(ESH)设有多个专业讨论版块和技术专题，方便工程师按需查阅和交流：　　FAQ/讨论：平台按产品技术方向设置了系统化的分类类目，涵盖电源管理、功率器件、传感器、电机驱动、接口、无线连接等主要技术领域。工程师可根据研发需求，进入对应类目发帖提问，与罗姆原厂专家及同行进行技术交流。　　社区：工程师可加入对应群组，就具体技术问题发帖提问或分享经验，形成活跃的技术交流氛围。　　文章/视频：平台持续发布原创技术文章与视频内容，涵盖产品技术解读、应用方案剖析、设计技巧分享等。　　如何注册/登录ROHM官方技术论坛(ESH)?　　工程师可通过以下步骤注册 / 登录：　　PC 端入口：　　https://esh.rohm.com.cn/s/?language=zh_CN　　移动端入口：　　第 1 步：　　进入首页，依次点击 [注册 & 登录] ➔ [新用户注册 & 登录] 跳转至 MyROHM 页面。　　已有 MyROHM 账号：直接登录即可。　　无 MyROHM 账号：填写基础信息提交注册。　　第 2 步：　　提交后，您的邮箱会收到一封邮件，打开邮件，点击正文中的激活链接(URL)，激活您的账号。　　第 3 步：　　账号激活后，系统会自动发送第二封邮件，打开邮件，点击信中的论坛链接可直接登录论坛，或直接返回活动页面，输入账号密码登录论坛。　　第 4 步：　　成功登录论坛后，为了您的隐私安全，请完成最后一项配置：　　点击右上角 [我的个人资料] ➔ 点击 [编辑]。　　修改默认昵称(注意：请避免使用包含个人真实姓名、公司名称等可识别身份的昵称)。　　点击右下方 [保存] 按钮，即可正式开启社区交流!　　完成以上步骤，即可正式开启社区交流之旅!　　关于AMEYA360 × ROHM　　作为ROHM的官方授权代理商，AMEYA360一直致力于为广大电子工程师提供正品保障的器件供应与专业技术服务。未来，AMEYA360将持续与ROHM官方技术论坛(ESH)深度联动，为工程师打造从技术学习到器件选型的一站式服务体验，敬请期待!

关键词：

ROHM

发布时间：2026-07-31 11:14 阅读量：559 继续阅读>>

泰晶科技丨电子<span style='color:red'>工程师</span>私藏的经验：看这5个指标，晶振稳不稳扫一眼就知道

行业新闻

泰晶科技丨电子工程师私藏的经验：看这5个指标，晶振稳不稳扫一眼就知道

　　在每一块电路板上，那个米粒大小的晶振永远藏着整个电子系统的心跳。从手机快充到5G基站信号传输，从北斗导航到工业PLC控制，所有需要精准计时的地方，都得靠这颗小小的石英晶体来定节奏。一旦晶振不稳，轻则通信卡顿丢包，重则数据错乱系统宕机，连精密测量设备出个错，说不定整个实验结果都要推翻重来。　　很多工程师选型看晶振，盯着标称频率看价格，翻起数据手册满眼都是看不懂的英文参数，抓不住核心。其实判断一颗晶振够不够稳，抓准五个核心指标就够了，不用被多余参数绕晕。　　01　　频率容差，看出厂准不准　　频率容差也叫初始频率精度，说白了就是晶振刚出厂，在标准条件下(25度、额定电压、匹配负载)，实际输出频率和标称值对不对得上，偏差有多大。单位用ppm(百万分之一)来标，比如一颗标称频率10MHz的晶振，如果标注±10ppm，就是允许10MHz晶振，对应最大偏差是(10*10^6 )X(10*10^-6)=100Hz。　　数值越小，初始精度越高。很多人觉得初始准不准不重要?其实对于要求开机就联网的智能电表、通信模组来说，初始频率差一点，一开始对频就慢半拍，基站搜信号直接搜不到。第一次上电连不上网，很多时候就是晶振初始偏差太大。选的时候，根据场景来，普通消费电子可以放宽到±20ppm，但是要做工业通信，就得缩到±10ppm以内才稳妥。　　02　　温度稳定性，看冷热折腾稳不稳　　对晶振稳定性影响最大的其实不是时间，是温度。石英晶体本身的频率随温度变化呈三次曲线，在25℃左右的拐点最稳，温度一偏就飘。频率温度稳定性，就是说晶振整个工作温度范围里，频率相对25℃的最大漂移量。　　不同类型晶振的温度稳定性差得远：普通标准晶振温漂在±10到±30ppm，只适合放在家里空调房里的家电、普通工控，温差不大够用了。如果放到户外基站、车载导航，冬天零下几十度夏天零上一百度，就得选温补晶振TCXO，内置补偿电路把温度漂拉平，温漂能压到±0.1到±2.5ppm，完全满足产品要求。要是做北斗授时、5G基站这种要极致精度的，必须上恒温晶振OCXO，直接把晶体放在恒定温度的小槽里，温漂能做到几百个ppb(1ppm等于1000ppb，几乎可以忽略不计)　　03　　老化率，看用久了漂不漂　　你以为只有人会变老?晶振用久了也会“变老”。石英晶体在长期通电工作之后，内部应力会慢慢释放，材料会慢慢变化，这些变化是累积的，不可逆，会让频率慢慢漂移，这个漂移速度就是老化率。　　一般好点的晶振，第一年老化最快，漂移大概在±1到±3ppm每年，第一年过去之后老化速度就慢下来了，恒温晶振能做到每年几个ppb。这个指标，普通消费电子用个三五年，漂移其实影响不大，但是通信基站、野外无人值守的工业网关、挂在电线杆上的智能电表，一跑就是十几年没人管，要是老化太快，过个三五年频率飘出范围，整个设备就废了，这种长周期运行的设备，一定要盯着老化率选，选低老化的晶振才靠谱。　　04　　相位噪声，看信号干不干净　　前面三个都是说频率准不准，到高速通信、精密测量领域，光准还不够，得干净。相位噪声就是在频域看信号，就是说输出频率周围，那些杂的随机扰动，单位是dBc/Hz，数值越小，说明信号越纯，旁边的杂波扰动越少。打个比方，你听收音机，相位噪声低就像信号清晰没有杂音，相位噪声高就是满屏都是杂音，根本听不清。　　在5G通信、相控阵雷达、高精度ADC采集这种对信噪比要求极高的场景，相位噪声高一点，信噪比就下去了，整个系统的灵敏度就差了，别说测不准，连通信距离都要打折扣。所以这种场景必须选低相位噪声的晶振，差几个dB，性能就差一个档次。　　05　　抖动，看时钟准不准　　抖动和相位噪声其实是一件事从两个角度看，相位噪声是频域的描述，抖动就是时域描述。什么意思呢?时钟信号就是一个方波，每个上升沿本来应该准点来，但是实际总有偏差，这个偏差的大小就是抖动，单位一般用ps(皮秒)来算RMS值，数值越小偏差越小。　　现在的高速串行接口，比如PCIe 5.0、SerDes这些，速率十几个Gbps，抖动大一点，眼图就闭了，误码率直接上去了，传数据错一个比特，整个数据包都废了。所以高速接口选晶振，一定要选低抖动的差分输出晶振，比如LVDS、LVPECL输出的，差个几个ps，误码率就能降好几个数量级，传输就稳定多了。

关键词：

泰晶科技

发布时间：2026-07-08 10:22 阅读量：549 继续阅读>>

上海雷卯丨器件级ESD vs系统级 ESD—— 硬件<span style='color:red'>工程师</span>必懂

行业新闻

上海雷卯丨器件级ESD vs系统级 ESD—— 硬件工程师必懂

　　很多硬件工程师把HBM/CDM当成系统抗ESD 依据，导致整机过不了IEC 61000-4-2、现场死机、返修率高。　　本文一次性讲清：本质区别、失效风险、选型规则、设计步骤。　　简单来说，两者的关注点截然不同：　　器件级ESD保护：关注的是芯片在制造、组装环节的“存活率”。　　系统级ESD保护：关注的是整机设备在用户实际使用中的“生存能力”。　　它们在测试标准、方法和防护目标上有着天壤之别。　　核心一句话(必须背下来)　　器件级 ESD(HBM/MM/CDM)：保芯片生产不死　　系统级 ESD(IEC 61000-4-2)：保整机使用不挂　　两者不能互相替代!集成电路(IC)在其生命周期的任何阶段——从器件装配、PCB焊接到最终测试——都可能遭受静电放电(ESD)损伤。为了在生产过程中“活下来”，所有IC内部都集成了专门的ESD保护结构。　　为了模拟和评估这些制造环节的ESD风险，业界主要采用三种器件级模型：　　1、人体模型(HBM)：模拟人体携带静电后接触IC引发的放电事件。　　2、机器模型(MM)：模拟自动化生产设备等金属物体接触IC引发的放电事件。　　3、带电器件模型(CDM)：模拟IC自身因摩擦等原因带电后，引脚接触导体时发生的快速放电事件。　　这些模型都适用于受控的工厂环境。在这样的环境下，从装配到PCB焊接的每一步都需要严格的静电控制，以将IC承受的ESD应力降到最低。典型的IC能承受2kV的HBM应力，但随着器件尺寸不断微缩，部分小型器件的耐受电压已降至500V。　　系统级ESD：考验整机的“实战测试”　　虽然器件级模型在工厂里很管用，但它完全不足以应对真实世界。终端用户环境中的ESD事件，其电压和电流强度都远超制造环境。　　因此，业界采用国际标准IEC 61000-4-2定义的系统级ESD测试，来模拟真实使用条件下用户可能遇到的ESD冲击。这个测试的对象是完整的成品设备，目的是评估它在“实战”中的抗干扰能力。　　一句话概括：器件级测试(HBM、MM、CDM)的核心是保障IC在制造过程中的可靠性;而系统级测试(IEC 61000-4-2)的目标是评估成品设备在实际使用环境中抵抗ESD事件的能力。　　以下是详细的对比表格：维度器件级ESD (HBM, MM, CDM）保护系统级ESD(IEC 61000-4-2)保护核心目标保护芯片在制造、封装、运输、贴片过程中免受静电损伤。保护成品设备在用户日常使用中（如触摸、插拔、摩擦）免受静电放电干扰或损坏。测试对象独立的、未上电的芯片（IC）已组装完成的、通常处于上电工作状态的整机或系统。测试模型1. HBM (人体模型)2. CDM (充电器件模型)3. MM (机器模型，已较少使用)IEC 61000-4-2 标准模型（包含接触放电和空气放电）测试波形HBM：上升时间 25ns，脉冲宽度~150ns;CDM：上升时间 <400ps, 脉冲宽度 ~1ns;MM ：脉冲宽度 ~80ns 上升时间 0.7-1ns，第一个峰值电流极高（如8kV接触放电时达30A以上），脉冲总宽度约150ns典型电压等级HBM：（500V-2000V)CDM： (250-2000V)MM: (100-200V) 接触放电：±4kV, ±6kV, ±8kV空气放电：±8kV, ±15kV (最高可达±30kV)施加2 kV电压时的峰值电流（APK）HBM：1.33ACDM： 5A 7.5A电压冲击次数HBM：2CDM：2MM: 2 20防护策略芯片内部集成 ESD钳位结构板级应用：1. TVS二极管（最常用）2. 压敏电阻、气体放电管3. RC吸收电路、铁氧体磁珠4. 屏蔽、接地、绝缘设计成本和面积占用芯片面积，增加工艺复杂度，但无额外BOM成本。增加PCB面积和物料成本，但设计灵活，可针对高风险接口重点防护。典型应用场景裸片、封装好的芯片（在托盘/卷带中）。手机、笔记本电脑、汽车电子、工业控制接口（USB, HDMI, RS232等）。　　为什么不能混用?(几个致命原因)　　1. 电流和能量差异　　器件级：2kV HBM测试的峰值电流约1.33A。能量相对较小。　　系统级：2kV IEC接触放电的峰值电流约7.5A。能量比器件级高,5倍能量。如果用器件级防护(如芯片内部结构)去抗系统级静电，瞬间就会烧毁。　　2. 失效模式差异　　器件级：主要是物理损伤(烧熔、击穿)。测完如果参数正常，芯片就是好的。　　系统级：除了物理损伤，更头痛的是逻辑混乱。高速静电脉冲会耦合到内部总线、时钟线、复位线，导致CPU误触发、寄存器翻转、锁死。即使没有任何元件烧坏，设备也可能死机或重启。　　3. 电压尖峰上升时间差异　　器件级：HBM的规定上升时间为25ns。　　系统级：IEC模型的上升时间<1ns，其在最初3ns消耗掉大部分能量。如果HBM额定的器件需25ns来做出响应，则在其保护电路激活以前器件就已被损坏。　　4.电击次数不同　　两种模型在测试期间所用的电击次数不同。　　HBM仅要求测试一次正电击和一次负电击。　　IEC模型却要求10次正电击和10次负电击。可能出现的情况是，器件能够承受第一次电击，但由于初次电击带来的损坏仍然存在，其会在后续电击中失效。　　图1显示了CDM、HBM和IEC模型的ESD波形举例。很明显，相比所有器件级模型的脉冲，IEC模型的脉冲携带了更多的能量。　　(图1) 器件级和IEC模型的ESD波形　　常见误区澄清　　1.误区：“芯片引脚标注了±8kV HBM，所以直接接USB口没问题”　　这是最常见且危害最大的误区。根据技术文献的对比数据：　　即使电压数值相同(如8kV)，IEC标准的峰值电流也是HBM的5倍以上。此外，IEC标准的放电上升时间小于1ns(HBM为25ns)，能量更集中、破坏性更强。因此芯片内部的HBM防护结构完全无法承受IEC标准的ESD脉冲。　　2.误区：“系统级测试通过，说明芯片本身ESD很强”　　系统级ESD测试的对象是完整的成品设备(含外壳、PCB、TVS、屏蔽层等)，而不是裸芯片。系统级测试通过，可能得益于以下因素的共同作用：　　(1)PCB板级TVS管的分流　　(2)外壳的屏蔽和绝缘设计　　(3)接地路径的优化　　(4)多层板布局的寄生效应　　因此，系统级测试通过不能直接推导出芯片本身的ESD鲁棒性高。实际上，HBM/CDM测试才是评估芯片自身抗ESD能力的标准方法。　　3. 误区：“器件级HBM Class 3A (4000V) 比 Class 2 (2000V) 好在系统中更可靠”　　HBM等级与系统级可靠性之间的相关性很低。根据权威研究结论：　　(1)HBM与IEC 61000-4-2之间不存在直接相关性　　(2)CDM与IEC 61000-4-2之间也不存在直接相关性　　(3)系统级ESD性能更多取决于板级防护设计(TVS选型、布局、接地)，而非芯片自身的HBM等级　　不过需要补充一点：虽然相关性低，但HBM等级过低的芯片(如<500V)在制造和组装阶段就容易受损，这会间接影响系统可靠性。因此，不能完全忽视器件级ESD等级，只是不应将其作为系统级可靠性的预测指标。　　设计建议　　1、芯片选型时：关注芯片引脚说明中的 IEC 61000-4-2 等级(若有)，这代表该引脚内置了系统级防护。对于普通引脚，只关注HBM/CDM即可。　　2、板级设计时：　　对外接口(USB、音频、按键、SIM卡、天线触点)必须加系统级TVS。　　TVS的钳位电压应低于被保护芯片的绝对最大额定值。　　TVS应紧靠接口或紧靠被保护芯片，走线尽量短、直，减小寄生电感。　　3、测试顺序：建议先完成器件级ESD测试(在芯片未贴板前)，再贴板进行系统级IEC测试。如果器件级已损坏，系统级测试会失败得更惨烈。　　总结一句：最终总结(工程师极简版)　　器件级ESD = 保生产　　系统级ESD = 保现场　　芯片内部ESD ≠ 系统防护　　接口不加TVS，IEC 一定挂　　永远不要用HBM 去硬扛 IEC 静电枪!

关键词：

上海雷卯

发布时间：2026-04-17 09:39 阅读量：1448 继续阅读>>

电磁兼容设计检查清单：<span style='color:red'>工程师</span>必须关注这些细节

行业新闻

电磁兼容设计检查清单：工程师必须关注这些细节

　　在电子设计中，电磁兼容性(EMC)是至关重要的。EMC设计旨在确保设备在正常工作时不会对其周围环境产生不可接受的电磁干扰(EMI)，同时也不会受到来自其他设备的电磁干扰。　　01 IC芯片的选择　　封装类型：优先选择小间距的表面贴装工艺封装的IC芯片，BGA封装因其具有最低的引线电感而优先考虑。　　偏置电压与工艺技术：选择适当的偏置电压和工艺技术(如CMOS、ECL等)，以最小化EMI。　　电源和地管脚分布：电源管脚和地管脚应成对分配，且相邻分布，以降低环路电感。　　02 信号完整性控制　　信号上升时间：通过优化信号上升时间来控制EMI发射带宽，公式为f=0.35/Tr(f为频率，Tr为信号上升时间)。　　信号回路设计：确保信号电压与信号回路之间紧密耦合，以最小化电容和电感，从而降低EMI。　　03 PCB设计　　内部PCB层结构：采用四层PCB板设计，中间两层分别为电源和地平面层，以降低电源总线上的电压瞬变。　　布线与走线：信号布线应尽量避免长距离平行走线，以减少耦合和干扰。　　去耦网络：在电源总线上设置去耦电容，以吸收和抑制电压瞬变。　　04 封装内部设计　　硅基芯片与内部PCB连接：优先选择直接连接方式(如使用特殊PCB板基材料)，以降低电感。　　内部PCB电容与电感控制：确保内部PCB设计时电容和电感的严格控制，以改善整体EMI性能。　　05 其他因素　　地线设计：确保地线连续、低阻抗，以有效抑制地弹反射。　　滤波与屏蔽：在必要时使用滤波器和屏蔽措施，以进一步降低EMI。

关键词：

电磁

发布时间：2026-02-06 17:19 阅读量：1174 继续阅读>>

硬件<span style='color:red'>工程师</span>必知：电路原理图设计的十大核心准则

行业新闻

硬件工程师必知：电路原理图设计的十大核心准则

　　电路设计能否一次性通过测试，除了跟硬件工程师自身的专业理论有关，还包括对硬件项目设计的熟悉程度。比如对元器件原理、选型与使用，懂得绘制原理图、PCB设计、软件工具使用外，还要学会如何调试、优化电路，特别是在设计前期，对电路设计细节的把握，有一套自己的硬件设计思维，能让你设计电路的时间缩短，极大提高设计的成功率。以下是硬件工程师设计电路时，必须时时牢记的十项准则：　　一、电源是系统的血脉，要舍得成本，这对产品的稳定性和通过各种认证是非常有好处的。　　1、尽量采用∏型滤波，增加10uH电感，每个芯片电源管脚要接104旁路电容;　　2、采用压敏电阻或瞬态二极管，抑制浪涌;　　3、模电和数电地分开，大电流和小电流地回路分开，采用磁珠或零欧电阻隔开;　　4、设计要留有余量，避免电源芯片过热，攻耗达到额定值的50%要用散热片。　　二、输入IO记得要上拉;　　三、输出IO记得核算驱动能力;　　四、高速IO，布线过长采用33殴电阻抑制反射;　　五、各芯片之间电平匹配;　　六、开关器件是否需要避免晶体管开关时的过冲特性;　　七、单板有可测试电路，能独立完成功能测试;　　八、要有重要信号测试点和接地点;　　九、版本标识;　　十、状态指示灯。　　如果每次的原理图设计，都能仔细的核对上面十点，将会提高产品设计的成功率，减少更改次数，缩短设计周期。

关键词：

电路原理

发布时间：2026-02-03 16:57 阅读量：1220 继续阅读>>

罗姆漫画第二弹 | 成为超级<span style='color:red'>工程师</span>的第一步！

行业新闻

罗姆漫画第二弹 | 成为超级工程师的第一步！

　　罗姆“R课堂”应各位工程师的要求，开启了全新漫画系列“Sugiken老师的电机驱动器课堂”!目的是让参与电机设备开发和设计的工程师，特别是面向三相无刷电机驱动电路亦或是初学者们告别从前枯燥无趣的文字，在轻松的漫画氛围中同样可以掌握电机驱动器知识。　　第1集我们跟着主人公一漱学，在Sugiken老师的课堂了解了电机驱动的相关内容，各位工程师可以点击下方前往查看详细内容~　　接下来跟着主人公一起进入第2集课堂吧~　　【第2集】Sugiken登场!　　成为超级工程师的第一步　　从这一集开始，我将为大家介绍与电机相关的基础知识。首先，我们以最基本的有刷电机(带有电刷的电机)为例，来了解一下什么是电机以及电机的旋转原理。然后，我会为大家具体介绍一下无刷电机，这也是我们要学习的主题。　　关于本次讲解详细内容，可以点击下方链接前往查看!　　Sugiken登场!成为超级工程师的第一步　　无刷电机的结构示例和应用示例　　什么是无刷电机?了解电机的极数与槽数、机械角度与电角度、霍尔器件(霍尔IC)

关键词：

罗姆

发布时间：2025-12-18 15:18 阅读量：908 继续阅读>>

行业新闻

工程师召集！利用罗姆碳化硅模块的优势来助力汽车应用的未来发展

　　近年来随着电动汽车市场的不断扩大，对高性能、高效率的功率半导体器件的需求也在持续增长。碳化硅芯片以其出色的耐高温、耐高压、低损耗等特性，成为电动汽车电机控制器、电池管理系统等关键部位的首选材料。　　罗姆碳化硅业务布局，其贯彻垂直整合生产体系，通过第4代碳化硅晶圆及多类碳化硅模块，如 TRCDRIVE pack™(小型化、低寄生电感、散热好，适配主驱逆变器)、BSTB模块、HSDIP模块与2in1表面贴装模块(适用于OBC等)的性能优势与未来规划，为汽车电动化提供高效解决方案。　　本次研讨会将向大家讲解罗姆碳化硅模块方面的知识内容。扫描海报二维码即可报名，参与还有机会赢取精美礼品!　　01 研讨会提纲　　1. ROHM碳化硅业务概述　　2. 主流碳化硅模块产品介绍　　3. TRCDRIVE pack™模块　　4. BSTB模块　　5. HSDIP20/2in1 SMD碳化硅模块　　02 研讨会主题　　利用罗姆碳化硅模块的优势　　来助力汽车应用的未来发展　　03 研讨会时间　　2025年12月17日上午10点　　04 研讨会讲师张子阳(高级工程师)　　罗姆半导体公司的功率器件工程师，主要推广碳化硅等功率器件的推广和应用，深度了解碳化硅器件工艺及相关市场。　　相关产品页面　　· 二合一碳化硅封装模块“TRCDRIVE pack™”　　· 碳化硅塑封型模块“HSDIP20”　　· 罗姆碳化硅功率器件系列产品　　· 第4代碳化硅MOSFET　　好礼●来袭　　互动礼　　观看研讨会并参与提问即有机会获取小米鼠标1个，共计15份。　　宣传礼　　转发研讨会文章/海报，同时将截图私信至罗姆微信公众号即有机会获取精美礼品1份。　　专业微信群　　标签打印机(30份)　　微信朋友圈　　车载手机支架(20份)　　邀约礼　　分享本次研讨会，邀请5位好友报名，并将好友报名手机号分享至罗姆公众号后台，即有机会获取30元京东卡1份，共计20份。　　注意事项　　1. 请注意，想获得以上好礼都需要报名研讨会并关注“罗姆半导体集团”微信公众号(微信号：rohmsemi)。　　2. 每位用户仅可领取一种奖品，报名信息须真实有效。　　3. 活动最终解释权归罗姆半导体集团所有。

关键词：

罗姆

发布时间：2025-12-04 15:48 阅读量：1054 继续阅读>>

CMP工艺<span style='color:red'>工程师</span>常用专业术语

行业新闻

CMP工艺工程师常用专业术语

　　一、核心工艺参数与性能指标 (Core Process Parameters & Metrics)　　这些是你在日常工作中每天都要监控、分析和报告的关键数据。　　去除速率 (Removal Rate, RR)　　解释：单位时间内去除的薄膜厚度，是CMP最核心的性能指标。通常单位为埃/分钟 (Å/min) 或纳米/分钟 (nm/min)。RR的稳定性和可控性至关重要。　　不均匀性 (Non-Uniformity, NU%)　　解释：衡量整个晶圆表面去除速率差异的指标。通常分为片内不均匀性 (WIWNU, Within-Wafer) 和片间不均匀性 (WTWNU, Wafer-to-Wafer)。NU%越小，代表平坦化效果越均匀，对器件性能一致性越好。　　选择比 (Selectivity)　　解释：指在同一工艺条件下，对两种不同材料的去除速率之比。例如，在浅沟槽隔离(STI) CMP中，我们希望氧化物(Oxide)相对于氮化物(Nitride)有很高的选择比，以在去除多余氧化物的同时，尽可能少地磨损作为停止层的氮化物。　　下压力 (Downforce / Pressure)　　解释：研磨头(Polishing Head)施加在晶圆背面的压力，单位通常是psi (磅/平方英寸)。根据普雷斯顿方程，它是决定去除速率的关键输入参数之一。　　转速 (Rotation Speed)　　解释：指研磨盘(Platen)和研磨头(Head)的旋转速度，单位是rpm (转/分钟)。同样是影响去除速率和流体动力学的关键参数。　　二、关键硬件与耗材 (Key Hardware & Consumables)　　这些是你每天都要接触、更换和维护的物理部件。　　研磨液 (Slurry)　　解释：CMP工艺的“化学”核心。它是由研磨颗粒(Abrasive)和各种化学添加剂(助氧化剂、络合剂、pH稳定剂、表面活性剂等)混合而成的悬浮液。　　研磨垫 (Pad)　　解释：CMP工艺的“机械”核心。通常是聚氨酯(Polyurethane)材料，表面有特定的沟槽(Grooves)设计，用于传输研磨液和带走碎屑。分为硬垫和软垫。　　研磨垫修整器 (Pad Conditioner / Dresser)　　解释：带有金刚石颗粒的圆盘，用于在研磨过程中或研磨间隙对研磨垫进行“修整”。目的是去除嵌入的碎屑，恢复研磨垫表面的粗糙度和微观结构，以维持稳定的去除速率。　　挡环 (Retaining Ring)　　解释：位于研磨头边缘的环状部件，用于在研磨时固定晶圆，防止其滑出。同时，挡环的材质和状态对晶圆边缘的研磨轮廓(Edge Profile)有决定性影响。　　研磨颗粒 (Abrasive)　　解释：研磨液中的固体颗粒，提供主要的机械研磨作用。常见的有二氧化硅(Silica)、二氧化铈(Ceria)、氧化铝(Alumina)等，其粒径、形状和硬度都经过精密设计。　　三、平坦化形貌与缺陷 (Planarization Topography & Defects)　　这些是CMP工艺需要解决的核心问题和常见的失效模式。　　碟形凹陷 (Dishing)　　解释：在金属CMP(如铜互连)中，大尺寸金属区域由于材质较软，被过度研磨，中心区域低于周围介电层，形成碟状凹陷。这会增加后续连线的电阻。　　腐蚀凹陷 (Erosion)　　解释：在高密度图形区域，由于局部压力和化学作用增强，导致大面积的介电层被过度磨损而变薄的现象。　　残留 (Residue)　　解释：研磨后，本应被去除的材料(如金属、氧化物)未能完全去除，残留在晶圆表面。这通常发生在图形的凹陷区域，会导致短路等致命缺陷。　　划伤 (Scratches)　　解释：CMP工艺最常见的缺陷之一。由大的研磨颗粒、外部异物或研磨垫碎屑在晶圆表面划出的线状痕迹。　　边角磨圆 (Corner Rounding)　　解释：在STI CMP中，沟槽的边角被过度研磨而变得圆钝的现象。这会影响晶体管的几何形状和电学性能。　　四、工艺控制与终点检测 (Process Control & Endpoint Detection)　　这些是确保工艺稳定性和精确性的关键技术。　　终点检测 (Endpoint Detection, EPD)　　马达电流法 (Motor Current)：通过监测研磨盘或研磨头马达的电流变化(摩擦力变化)来判断。　　光学法 (Optical)：通过监测特定波长光的反射或干涉信号来判断薄膜厚度变化。　　涡电流法 (Eddy Current)：专门用于金属CMP，通过感应金属膜厚变化引起的涡电流变化来判断。　　解释：判断CMP过程何时应该停止的技术。这是从按时间控制(Timed Polish)向量产控制(Process-Controlled Polish)转变的关键。常见方法有：　　原位 (In-situ)　　解释：指在研磨过程中实时进行。例如“原位终点检测”(In-situ EPD)，“原位修整”(In-situ Conditioning)。　　CMP后清洗 (Post-CMP Clean)　　解释：一个至关重要的独立工序。使用刷洗、兆声波清洗和化学药液，去除CMP后残留在晶圆表面的颗粒、金属离子和有机物。清洗的好坏直接决定最终的缺陷水平。　　金属填充 (Dummy Fill / Metal Fill)　　解释：一种版图设计端的优化手段(DFM, Design for Manufacturability)。在图形密度低的区域，预先填充不具备电学功能的“假”金属块，以提高整个版图的图形密度均匀性，从而极大地改善CMP后的平坦度，减少Dishing和Erosion。　　五、理论与模型 (Theory & Models)　　这些是理解CMP机理、进行深入研究的理论基础。　　普雷斯顿方程 (Preston's Equation)　　解释：CMP最基础的经验模型：RR = Kp * P * V。其中RR是去除速率，P是压力，V是相对速度，Kp是普雷斯顿系数(一个包含了所有其他化学和材料因素的经验常数)。　　斯特里贝克曲线 (Stribeck Curve)　　解释：描述润滑状态下摩擦系数与(粘度×速度/压力)关系的曲线。在CMP中，它被用来解释研磨垫、晶圆和研磨液三者之间的复杂作用，帮助我们理解从接触式研磨到流体动力学研磨的转变，对优化工艺窗口有指导意义。　　希望这份清单对你有所帮助。在实际工作中，你会发现这些术语总是交织在一起出现。例如，你需要调整下压力和转速来优化去除速率，同时监控不均匀性，并利用终点检测来防止碟形凹陷和腐-蚀凹陷的发生。祝你在CMP领域不断进步。

关键词：

CMP

发布时间：2025-08-27 11:52 阅读量：1729 继续阅读>>

型号	品牌	询价
TL431ACLPR	Texas Instruments
RB751G-40T2R	ROHM Semiconductor
CDZVT2R20B	ROHM Semiconductor
MC33074DR2G	onsemi
BD71847AMWV-E2	ROHM Semiconductor

型号	品牌	抢购
TPS63050YFFR	Texas Instruments
BU33JA2MNVX-CTL	ROHM Semiconductor
STM32F429IGT6	STMicroelectronics
IPZ40N04S5L4R8ATMA1	Infineon Technologies
ESR03EZPJ151	ROHM Semiconductor
BP3621	ROHM Semiconductor

PART	数量*	目标价格
	数量最小起订量: 1	目标价格 $ 如不确定，可不填
备注

联系电话 *	姓名
公司
邮箱地址