士兰微丨ZPAK碳化硅功率模块开启电驱高密度新时代-Ameya360电子元器件采购网

士兰微丨ZPAK碳化硅功率模块开启电驱高密度新时代

发布时间：2026-09-04 13:21

作者：AMEYA360

来源：士兰微

阅读量：137

　　8月28日，为期三天的PCIM Asia Shenzhen 2026进入收官日。本届展会聚焦电动交通、AI数据中心、新能源三大高价值应用场景。作为展会的重要组成部分，同期举办的多场主题论坛覆盖碳化硅、氮化镓等宽禁带半导体前沿技术，深入探讨电动汽车、碳化硅、电机驱动与运动控制等热门议题，各主题论坛现场座无虚席。

　　在国际研讨会“电机驱动与电动化交通专场”上，士兰微PIM产品线杨博士代表公司出席并以《汽车电驱SiC功率模块的低杂感、高功率密度及均流优化设计》为主题做出精彩演讲。

士兰微丨ZPAK碳化硅功率模块开启电驱高密度新时代

　　随着新能源汽车产业加速向高压、高功率密度方向演进，电驱系统对功率模块的体积、效率与可靠性提出了更高要求，传统功率模块在杂散电感、均流特性与封装密度等方面的瓶颈日益突出。

　　本次演讲杨博士从电驱系统的严苛需求出发，针对上述行业共性难题，并系统分享了士兰微电子ZPAK高性能碳化硅功率模块，为汽车牵引逆变器提供有竞争力解决方案。

　　据介绍，ZPAK碳化硅模块采用士兰与致瞻科技联合开发的ZPAK封装外形，基于士兰自主研发的第四代(G4)SiC-MOSFET芯片，采用士兰独创的3D互联封装方案。芯片可用面积占AMB面积的比例约为70%，而传统HPD模块仅为40%。该模块在900V电压平台夏最大输出电流可达420-450Arms，体积比目前广泛采用的HPDmini模块缩小约60%。

　　均流控制方面

　　ZPAK-SiC模块采用了一项士兰自主知识产权的创新技术——CBI(电流平衡互连Current-Balancing Interconnection)。确保4颗并联芯片间的动态电流不平衡率极低，仅为5.7%，显著提升了模块的可靠性与一致性。

　　杂散电感优化方面

　　ZPAK-SiC模块层叠式直流端子设计使系统级杂散电感低至12nH，从而减少40%的开关损耗，为新能源汽车电驱系统提供了更高效、更可靠的功率支撑。

士兰微丨ZPAK碳化硅功率模块开启电驱高密度新时代

　　与市场主流模块相比，ZPAK模块在多项关键指标上实现全面超越：

　　功率密度提升54%;

　　杂散电感降低43%;

　　动态均流改善70%;

　　开关损耗降低46%;

　　同时具备宽范围的功率可扩展性，可灵活适配不同功率等级的电驱应用需求。

　　这一系列数据充分印证了ZPAK模块在新能源汽车电驱领域的领先优势。

　　整场演讲干货十足，杨博士深入浅出的技术解读赢得了现场阵阵掌声。演讲结束后，多位参会嘉宾围绕ZPAK模块的车规级可靠性验证、芯片封装、客户导入进展及碳化硅模块规模化量产等话题与专家展开进一步交流，现场气氛热烈。

士兰微丨ZPAK碳化硅功率模块开启电驱高密度新时代

　　未来，士兰微电子将继续深耕碳化硅等第三代半导体前沿领域，持续推动车规级功率模块的技术迭代与产业化落地，携手产业链伙伴共建高效、可靠的新能源汽车电驱生态，为国产功率半导体高质量发展贡献力量。

（备注：文章来源于网络，信息仅供参考，不代表本网站观点，如有侵权请联系删除！）

行业新闻

比MiniHPD还小！士兰微SDualPAK把两套三相逆变器塞进140×86 mm底板

　　传统双电控的集成思路通常从结构入手：缩小低功率侧、合并底板、压缩端子间距。这种方法可以减少外形尺寸，却会挤占内部布线空间。当DBC上的铜路变细、换流回路变长，寄生电感随之上升。SiC器件开关速度较快，原本不算突出的布线差异会被放大为电压尖峰、动态不均流和栅极振荡。　　士兰微提出的SDualPAK方案没有继续压缩传统平面布局，而是采用的ZPAK的3D互联封装方案，将P1和P3的相位交错合封起来。前者控制杂感并提升芯片得房率，后者减少两套三相模块之间的重复结构。两种设计共同指向一个目标：在140×86 mm的底板上容纳两套三相逆变器，也就是说其SDualPAK双电控模块总尺寸可以做的小于一个MiniHPD的尺寸!　　01.简单“拼小”为什么会把杂感做大P1+P3双电控常见的做法是分别为两台电机配置功率模块。士兰微给出的参考方案中，MiniHPD与MiniPACK组合后的底板尺寸约为235×72 mm;如果使用两个ZPAK，总尺寸约为200×70 mm。两种方案都保留了相对独立的三相模块结构，因此底板、封装边界、DC连接和安装空间存在一定重复。　　进一步集成时，设计者往往会优先压缩功率较小的P1部分。问题在于，传统模块的DBC既用于放置芯片，也承担桥臂之间的功率布线。封装面积缩小后，芯片仍需占据基本空间，最先被压缩的就是铜路宽度和走线间距。这会直接改变换流回路的寄生参数。功率器件关断时，杂感会产生附加电压。SiC器件的(di/dt) 较高，即使寄生电感只增加几个纳亨，也可能产生明显的关断过冲。如果多个芯片并联，走线电感不一致还会导致栅源电压和开关时序出现偏差。一颗芯片先导通，另一颗后导通;关断时又可能出现相反的速度差异。电流分配失衡后，局部芯片会承受更高的电流和温度。也就是说，P1和P3简单拼成一个模块，为追求体积而压缩P1区域，容易使P1走线变细，最终形成较大的杂感。问题的根源不在于能否把六个半桥放进去，而在于缩小之后如何保留合理的功率回路。ZPAK的处理方法是把一部分主功率走线从DBC平面转移到封装上方。在HPD或MiniHPD等常规模块中，DBC既要承载芯片，又要完成DC正负极、上下桥和交流输出之间的连接。芯片周围因此需要预留较大面积用于铜路和端子过渡。士兰微将这种面积称为DBC的“走线占用”。ZPAK利用内部Clip和外围铜排完成功率连接。电流可以从芯片上方引出，不必全部沿DBC横向绕行。DBC由此腾出更多面积放置芯片，主功率路径也能保持较短、较宽。士兰微给出的比较数据显示，ZPAK的芯片可用面积占DBC面积的比例约为70%，HPD约为40%。其功率密度相较MiniHPD提高约60%，相较HPD提高约65%。　　3D走线也为低杂感设计提供了条件。ZPAK的外围母排与内部Clip可以形成叠层结构，使换流电流的去程和回程彼此靠近。两条路径中的电流方向相反，其磁场能够部分抵消，从而降低回路等效电感。士兰微展示的ZPAK参考系统杂感约为10至12 nH，实测结果为12.3 nH;作为对比，普通TPAK系统的杂感约为22 nH。在其展示的测试条件下，较低杂感可使IGBT动态损耗降低约28%。同时，ZPAK系统的DC铜排尺寸比TPAK方案减少约50%。这些数据证明了ZPAK平台控制杂感的潜力，但不能直接视为SDualPAK整机的测试结果。双电控方案加入了共母线、电容和更密集的端子结构，最终杂感仍取决于完整系统的连接方式。02.P1与P3交错合封，重新组织六个半桥SDualPAK的第二项关键设计，是按照相位重组P1和P3的六个半桥。传统双电控通常把P1的三个半桥放在一个三相模块中，再把P3的三个半桥放在另一个模块中。SDualPAK改用三只双半桥模块。每只模块同时容纳P1的一相和P3的一相，排列方式分别为P1-U与P3-U、P1-V与P3-V、P1-W与P3-W。　　其“P1&P3交错合封”指的是物理封装和端子排列。与PWM交错控制无关。模块的交流端子依次形成P1-U、P3-U、P1-V、P3-V、P1-W、P3-W，两套三相输出在空间上交替出现。士兰微给出了两种主要的桥臂分组方式。一种方式让同一套逆变器使用连续分布的三个半桥;另一种方式让P1使用三只模块中的第一半桥，P3使用三只模块中的第二半桥。这种布局减少了两只独立三相模块之间重复的封装边界、安装空间和DC侧结构。SDualPAK底板尺寸由两只ZPAK的200×70 mm缩小到140×86 mm，也小于一只143.5×117 mm的MiniHPD。　　“尺寸再减小约40%”需要结合比较口径理解。140 mm相较235 mm确实缩短约40.4%，相较两只ZPAK的200 mm缩短30%。如果按底板面积计算，SDualPAK相较235×72 mm方案缩小约28.8%，相较200×70 mm方案缩小约14%。士兰微并没有给出厚度，因而暂时无法证明模块总体积缩小40%。SDualPAK的尺寸收益主要来自结构重组，杂感控制则依赖ZPAK的3D走线。交错合封消除重复空间，Clip和叠层母排避免压缩空间后出现细长功率路径。两种设计缺一不可。　　03.模块本体变小后，系统设计成为新的瓶颈SDualPAK把两套三相逆变器压缩到140×86 mm，但驱动、电容和采样电路不会同步缩小。士兰微在2026xEV论坛演讲中列出了四项系统设计难点。　　第一项是驱动电路。六个半桥包含12个功率开关位置，需要布置相应的驱动IC和隔离电源。当前ZPAK方案中，每颗芯片及隔离电源约占21×24 mm的板面积。模块缩小之后，驱动板可能比功率模块更难布置，还要满足相间爬电距离和抗干扰要求。　　第二项是DC-link电容。P1和P3共用直流母线后，电容不能简单按照两套独立逆变器的容值相加。两台电机在不同工况下可能分别处于驱动或发电状态，母线纹波存在叠加或抵消的可能。工程团队需要根据复合工况重新定义纹波电流、容值和热负荷。　　第三项是六相电流采样。两套三相逆变器需要六路交流电流检测。MLX无磁芯方案单个仍需占用约30 mm板宽，采样结构很可能削弱功率模块带来的尺寸收益。　　第四项是交流铜排。P1和P3端子按照相位交错排列，必须分别连接到两台电机的三相绕组。士兰微认为可以让一套铜排向上、另一套向下，连接本身并非无法解决，但铜排层叠、绝缘距离和装配工艺仍需与整机结构协同设计。　　除此之外，量产项目还要验证两套逆变器之间的热耦合、共母线故障传播、EMC和保护策略。三只双半桥模块共用紧凑底板后，任何一处局部失效都可能影响另一套电机控制，故障隔离的重要性高于两只独立模块方案。　　按照士兰微披露的进度，SDualPAK仍处于Pre-A样件开发阶段，面向2027年以后的项目。现有资料能够说明它的结构逻辑，也能证明ZPAK平台具备低杂感能力，但尚不足以判断整套双电控的量产成本与可靠性。　　总结　　SDualPAK最值得关注的地方，是它改变了双电控功率级的组织方式。六个半桥不再按两台电机分成两个封装，而是按U、V、W三相重新配对。这样的结构为双电控释放了尺寸空间，ZPAK的3D走线则补上电气性能这一环。下一阶段的竞争不会只发生在功率模块内部，而会转移到驱动、电容、采样和保护系统能否跟上这块140×86 mm的功率核心。

2026-07-29 09:19 阅读量：443

型号	品牌	询价
BD71847AMWV-E2	ROHM Semiconductor
RB751G-40T2R	ROHM Semiconductor
MC33074DR2G	onsemi
CDZVT2R20B	ROHM Semiconductor
TL431ACLPR	Texas Instruments

型号

品牌

询价

ROHM Semiconductor

ROHM Semiconductor

onsemi

ROHM Semiconductor

Texas Instruments

型号	品牌	抢购
IPZ40N04S5L4R8ATMA1	Infineon Technologies
STM32F429IGT6	STMicroelectronics
BP3621	ROHM Semiconductor
TPS63050YFFR	Texas Instruments
BU33JA2MNVX-CTL	ROHM Semiconductor
ESR03EZPJ151	ROHM Semiconductor

型号

品牌

抢购

IPZ40N04S5L4R8ATMA1

Infineon Technologies

STMicroelectronics

ROHM Semiconductor

Texas Instruments