核芯互联国产高性能时钟缓冲器CLB7043重磅发布

发布时间:2026-02-28 14:54
作者:AMEYA360
来源:核芯互联
阅读量:210

  近日,核芯互联正式发布了面向高端通信与数据转换系统的国产高性能时钟缓冲器芯片——CLB7043。作为一款集成了时钟分发、相位管理、确定性同步等复杂功能的高性能模拟芯片,CLB7043在核心的相位噪声与附加抖动指标上取得了突破性进展。其实测数据显示,其在高频基频模式下的性能表现已跻身世界一流水平,为宽带无线通信、相控阵系统及高端测试测量仪器等领域提供了强有力的核心器件支撑。CLB7043在封装和硬件层面完全兼容HMC7043。

核芯互联国产高性能时钟缓冲器CLB7043重磅发布

  一、 核心性能实测:极致纯净的时钟信号

  低附加抖动是衡量时钟缓冲器性能的核心指标,直接决定了数据转换系统的信噪比(SNR)与无杂散动态范围(SFDR)。在核芯互联实验室的严格测试中,CLB7043展现了卓越的噪声抑制能力与信号完整性。

  1. 超低附加抖动,突破性能极限在基频模式下,CLB7043表现出了惊人的低抖动特性。

  高频段实测数据:在3GHz输入/3GHz输出以及6GHz输入/3GHz输出的严苛测试条件下,CLB7043实测附加抖动均仅为 11fs RMS(积分带宽12k-20MHz)。

  技术意义:这一数据意味着在高频采样应用中,CLB7043引入的噪声微乎其微,能够充分释放高位数ADC/DAC的性能潜力,确保系统在高频段仍能保持极高的动态范围。

  2. 优异的相位噪声底噪芯片内部采用了优化的时钟分配网络设计,实测输出相位噪声底噪极低,有效抑制了近端噪声的扩散,为精密频率合成与时序同步提供了坚实的硬件基础。

  3. 多模式下的信号完整性

  多电平支持:支持LVPECL、LVDS、CML、CMOS等多种输出逻辑电平,覆盖从超高频射频到基带逻辑的各类接口需求。

  清晰的信号质量:在不同输出频率(从低频至3.2GHz)下,输出波形图清晰张开,上升/下降沿陡峭。

  驱动能力可调:创新性地集成了强弱驱动调节选项,用户可根据板级传输线长度、负载电容及功耗预算灵活配置,有效解决了传统高速信号驱动中常见的过冲、振铃及信号跌落问题。

  二、 深度解析:功能架构与技术亮点

  CLB7043不仅仅是一个时钟信号复制器,更是一个功能完备的时钟管理核心。其通过SPI接口实现了高度的编程灵活性,支持多通道独立分频、相位调整及复杂同步功能。

  1. 强大的输入与分发能力

  宽频带输入支持:芯片支持最高达3.2GHz的直接输入频率,通过内置的可编程÷2模式,输入频率范围更可扩展至6GHz,全面覆盖主流射频与基带时钟频段。这种宽频带特性使其能够直接承接VCO的高频输出,省去了前置分频电路。

  14路独立输出通道:提供14路可配置输出通道。每路通道均支持独立编程,分频比范围宽达1至4094。系统工程师仅需一个输入源,即可生成多路不同频率的时钟信号,分别驱动ADC采样时钟、DAC时钟、FPGA逻辑时钟及本振参考时钟,极大地简化了时钟树架构,降低了BOM成本。

  2. 精密的相位管理机制在多通道、多芯片同步系统中,相位一致性至关重要。CLB7043配备了双重延迟机制,实现了皮秒级的时序控制:

  数字粗调:以半个输入时钟周期为步进,提供高达17档(约8.5个周期)的延迟调节范围。这足以补偿由PCB布局布线长度差异引起的大幅度传播延迟。

  模拟微调:提供约25ps分辨率的精细延迟调整,可实现皮秒级的精密相位微调。配合数字粗调,能够确保整个阵列信号在时间轴上严格对齐。

  3. 完善的JESD204B标准支持CLB7043专为高速数据转换系统设计,深度支持JESD204B子类1标准,解决了多通道数据采集中的确定性延迟难题。

  SYSREF生成:芯片内部集成脉冲发生器,可灵活配置为单次脉冲、周期脉冲或特定长度脉冲序列,满足不同系统架构的同步需求。

  确定性同步:支持RFSYNCIN引脚触发或SPI控制的同步请求,确保多芯片系统中所有器件能够检测到同一时钟边缘,消除上电复位引入的随机相位差。

  三、 典型应用场景:赋能高端电子系统

  凭借其极低抖动、14路独立输出及精密相位控制的特点,CLB7043主要面向对时序要求极为严苛的高端领域。

  1. 5G/6G宽带通信与Massive MIMO系统在多载波宏基站射频单元(RRU)及大规模天线阵列系统中,CLB7043可将单路参考时钟精准分发至多达14个转换器通道。其确定的相位关系和极低抖动特性,直接提升了系统的EVM(误差矢量幅度)性能,助力通信设备在宽带高阶调制(如1024QAM)下保持高吞吐量与低误码率。

  2. 相控阵天线系统与精密射频前端相控阵天线系统通常包含成百上千个收发单元,要求所有单元保持高度的相位一致性。CLB7043凭借其粗调+细调双重延迟功能,可精确补偿PCB走线差异,实现纳秒级甚至皮秒级的波束指向精度。特别是在复杂电磁环境应用中,CLB7043的高稳定度时钟能为高速数据采集与瞬时频率响应提供关键支撑,提升系统在强干扰背景下的信号提取与处理能力,广泛适用于高端国防电子与航空航天领域。

  3. 高速数据采集与精密测量仪器在高端示波器、频谱分析仪及雷达测试仪中,系统对采样时钟的相位噪声极其敏感。CLB7043的11fs超低附加抖动特性,能最大限度地保留前端的微弱信号特征,降低系统本底噪声,从而提升仪器的测量灵敏度与动态范围。

  4. 医疗影像与工业控制在MRI(核磁共振)及高端CT设备中,高精度的时序同步是成像清晰度的关键。CLB7043提供的确定性同步功能,能够确保多通道采集数据的相位对齐,有效降低图像伪影,提高诊断准确性。

  四、 技术演进与未来展望

  作为一款国产新品,CLB7043在展现强大核心竞争力的同时,也在持续进行技术迭代。核芯互联研发团队秉持实事求是的科学态度,在分频模式下的噪声优化、功耗控制以及全温范围内的可靠性方面不断深耕。

  可靠性提升:针对LDO启动逻辑、输入缓冲器电流驱动能力进行了专项优化,确保了芯片在-40℃至+85℃工业级温度范围内的稳定运行。

  持续优化:后续版本将进一步降低核心功耗,优化分频模式下的相位噪声表现,并持续提升模拟延迟的线性度,以满足更严苛的低功耗、高性能应用需求。

  结语

  CLB7043的发布,标志着国产高端时钟芯片在低抖动、高集成度方向上的重大突破。其在高频基频模式下的11fs极低抖动表现、14通道独立配置的灵活性以及完善的JESD204B支持,证明了中国厂商已具备独立设计世界级高性能时钟芯片的能力。核芯互联将继续秉持“自主可控、性能为王”的理念,持续打磨产品,为中国通信、雷达与工业控制产业提供一颗强有力的“芯”脏。

核芯互联国产高性能时钟缓冲器CLB7043重磅发布


(备注:文章来源于网络,信息仅供参考,不代表本网站观点,如有侵权请联系删除!)

在线留言询价

相关阅读
核芯互联丨国产高性能任意时钟发生器CLG6965发布:4×4mm小封装,支持PCIe Gen6
  近日,核芯互联正式推出新一代高性能、低相位噪声可编程任意时钟发生器——CLG6965。该芯片专为高性能消费电子、网络通信、工业控制及数据通信领域打造,在极其紧凑的封装内,集成了强大的时钟生成与管理功能,以超低抖动、前沿的PCIe Gen6支持以及高度灵活的可编程性,在PCIe Gen6 (SSC off)(PLL BW of 500K–1.8MHz, CDR = 20MHz)测试条件下,抖动的典型值仅为30fs,为国产时钟芯片提供了新的选择。  一、 极致尺寸:4×4mm小封装,释放PCB空间  在服务器主板、交换机线卡及高端嵌入式系统中,PCB面积的优化至关重要。CLG6965采用了业界通用的 4 × 4 mm 24-VFQFPN 封装工艺,在保证高性能的同时实现了体积的最小化。这一极致的小封装设计,意味着:  节省空间:相比传统大封装时钟芯片,体积大幅缩减,更适合交换机、路由器等高密度板卡设计。  布局灵活:允许工程师将其更紧凑地放置在芯片组附近,缩短信号传输距离,改善信号完整性。  无缝替换:作为通用时钟发生器,该封装符合业界主流标准,便于工程师进行国产化替代设计,降低替换成本。  二、 性能强劲:超低抖动,前瞻支持PCIe Gen6  在保持封装小巧的同时,CLG6965也保证高时钟信号性能:  1. 超低抖动设计芯片内置高性能低噪声PLL,输出相位抖动典型值低至 0.2ps RMS,全温范围内典型抖动小于 0.4ps RMS。这一指标能够满足高速接口对时钟质量的严苛要求,有效提升系统的信噪比与稳定性。  2. 紧跟高速接口趋势:支持PCIe Gen6紧跟高速计算发展步伐,CLG6965完美支持 PCI Express Gen 1.0 至 Gen 6.0(SSC Off模式),以及Gen 1.0 至 Gen 4.0的扩频时钟(SSC On模式)。这意味着无论是当下的主流服务器设计,还是下一代AI计算平台,CLG6965都能提供精准可靠的时钟支持。  3. 宽频VCO与任意频率生成  内置5GHz~6GHz宽范围VCO,支持从极低频(1kHz)到350MHz的差分输出,以及最高200MHz的LVCMOS输出。基于分数分频技术,可实现精度高达50ppb的任意频率转换,满足音视频等非标频应用需求。  三、 功能特色:四大OTP配置,灵活应对复杂场景  CLG6965不仅在性能上表现出色,更通过一系列特色功能,大幅简化了系统设计流程,提升了产品的易用性与灵活性。  1. 四组OTP存储器,硬件管脚一键切换这是CLG6965的一大亮点。芯片内部集成了四组一次性可编程(OTP)存储器。  灵活配置:工程师可以通过GPIO或引脚拉电阻方式,在四种预设配置间轻松切换。  一物多用:同一颗芯片可以适配不同的系统模式(如全功能模式、省电模式)、不同的地区标准,或用于生产线的极限测试,无需更换物料,极大简化了BOM管理。  2. 高可靠性:冗余输入与无毛刺切换针对服务器、电信线路卡等对可靠性要求极高的场景,CLG6965提供了双时钟输入冗余功能。在主备时钟源切换过程中,芯片可实现无毛刺切换,确保下游设备在时钟源故障或维护期间维持正常运转,提升系统鲁棒性。  3. 多样化输出与独立扩频  混合电平支持:提供4对通用差分输出(支持LVPECL、LVDS、HCSL)和1个LVCMOS参考时钟输出。支持1.8V、2.5V、3.3V混合电压供电,轻松实现电平转换。  独立扩频(SSC):每个输出通道均支持独立的扩频调制,可有效降低系统EMI干扰,帮助产品通过电磁兼容认证。  四、 典型应用场景  凭借小封装、高性能、灵活配置的核心优势,CLG6965适用于广泛的终端产品:  网络通信:以太网交换机、路由器、MSAN/DSLAM/PON、电信线路卡。  高速计算与存储:服务器主板、FPGA/处理器时钟板卡、光纤通道、SAN存储设备。  消费与工业:多功能打印机、广播音视频设备、工业自动化控制。  结语  CLG6965的发布,展示了核芯互联在高性能时钟芯片设计领域的深厚积累。作为一款支持PCIe Gen6、具备四组OTP配置功能的4×4mm时钟发生器,CLG6965将有力支撑国内通信与计算产业的升级需求,为工程师提供更具性价比、更易用的设计选择。
2026-02-25 16:58 阅读量:249
核芯互联新品发布 | 10MHz-8.5GHz 全频段覆盖:国产低成本、低功耗、高性能射频合成器 CLF2574
  在当今无线通信基础设施、高精度时钟系统以及高端测试测量领域,射频(RF)合成器作为系统的“心脏”,其相位噪声、跳频速度和频段覆盖能力直接决定了整个信号链的性能上限。  近日,国产模拟芯片领军企业核芯互联 推出了其高性能宽带射频合成器 —— CLF2574。凭借其卓越的低功耗设计、极宽的频率范围以及创新的杂散抑制技术,该芯片正成为高性能射频时钟方案的理想之选。系统架构  一、 核心规格:打破带宽、功耗与精度的瓶颈  CLF2574 是一款高度集成的单芯片射频频率合成解决方案,其核心性能参数在同类产品中极具竞争力:  超宽频段覆盖:内部集成多核压控振荡器(VCO),支持从 10MHz 到 8500MHz 的持续频率输出。这意味着一颗芯片即可覆盖从低频通信到 X 波段雷达的多种应用场景。  极致的相位噪声控制:  归一化噪底(Normalized PLL Floor):低至 -231 dBc/Hz。  RMS 抖动(1kHz-100MHz):整数模式下仅为 90fs,分数模式下为 120fs。这种极低的时钟抖动能够显著提升高速 ADC/DAC 的采样信噪比。  标准的 0dBm 输出能力:芯片在设计上充分考虑了后端驱动需求,在 10MHz-8.5GHz 的全频段工作频率下,其差分输出功率可稳定达到 0dBm。这一特性不仅能够直接驱动大多数下游混频器或缓冲器,还为系统链路增益预算提供了可靠的基础。  极速锁定响应:其频率锁定时间小于 40μs。对于需要频繁跳频的通信协议或抗干扰系统而言,这种快速响应能力至关重要。  二、 核心技术:Delta-Sigma 调制与杂散抑制  CLF2574 的设计核心在于其高精度的控制架构与频率合成算法:  32 比特 Δ-Σ 分数 N PLL: 芯片采用了超高分辨率的分数分频器,通过 32 位累加器实现极微小的频率分辨率。结合可编程的乘法器(支持 2~7 倍频),不仅提高了鉴相频率,更有效地避开了由于分频带来的整数边界杂散(Integer Boundary Spur)。  新型整数边界杂散去除技术: 在分数 N 频率合成中,当输出频率接近参考频率的整数倍时,往往会出现难以滤除的杂散。CLF2574 引入了专利级的杂散抑制算法,确保在全频段范围内都能获得纯净的光谱输出。  灵活的分频与功率管理: 输出端集成了可编程分频器(支持 1/2/4/8/16 至 512 分频),配合具有 20dB 以上调节范围 的输出功率控制器,使得工程师可以根据下游链路的需求,精准匹配信号强度并降低系统功耗。  三、 硬件架构与封装设计  CLF2574 采用了 3.3V 单电源供电,在 8.5GHz 满载工作模式下,典型电流消耗仅为 97mA。这种低功耗特性极大地缓解了高密度 PCB 的散热压力。  封装形式:采用 4mm x 4mm 的 QFN28 封装,体积紧凑,适合空间受限的模块化设计。  参考时钟输入:集成低噪声振荡器,不仅支持有源时钟(XO/TCXO)或差分参考信号,还支持直接接入无源晶体,简化了外围电路设计。  数字控制接口:标准的 SPI 三线接口,配合 MUXout 引脚可实现状态回读和锁定检测(Lock Detect),增强了系统的可靠性。封装  四、 应用场景:赋能未来通信  得益于其优异的射频指标,CLF2574 在以下领域表现出色:  无线基础设施:为 5G 基站、微波回传链路提供超低相噪的本地振荡源(LO)。  时钟产生与分配:作为高性能时钟发生器,驱动高速数据转换器(JESD204B 同步)。  测试测量仪器:用于信号源、频谱分析仪等精密仪器的频率合成单元。  无人机图传:在无人机图传中实现高纯度图像信号合成。  结语  核芯互联 CLF2574 的推出,标志着国产高性能射频芯片在宽带、低相噪和低功耗平衡点上取得了重要突破。它不仅填补了 8GHz 以上频段国产高性能合成器的市场空白,更为广大射频工程师提供了一个极具性价比且稳定可靠的技术选择。
2026-01-27 13:42 阅读量:438
突破低功耗与高性能的边界:核芯互联发布 CLF2571 宽带射频合成器
  一、 引言:复杂射频环境下的系统级挑战  在关键任务通信(Mission-Critical Communications)及高精度测试测量领域,射频前端的设计正面临前所未有的挑战:系统不仅需要覆盖更宽的频率范围,还必须在严苛的功耗限制下实现极低的相位噪声与高速频率切换。  作为国内领先的模拟信号链芯片供应商,核芯互联正式推出 CLF2571 低功耗(PLL模式下仅为12mA)高性能宽带射频(RF)合成器。该器件凭借其独特的架构设计与卓越的性能指标,为专业无线电、卫星通信及移动终端提供了极具竞争力的本振(LO)解决方案。架构框图  二、 核心技术架构与性能优势  1. 宽频覆盖与灵活的频率合成架构  CLF2571 内部集成了高性能的 24bit -分数 N 锁相环(PLL) 和 多核压控振荡器(VCO)。其核心 VCO 工作频率高达 6GHz,配合内置的可编程输出分压器以及两个输出缓冲器,实现了 10MHz 至 3000MHz 的连续输出覆盖,并且最大输出功率可达3dBm。这种高集成度设计显著减少了外部元件数量,优化了 PCB 布局空间。  2. 极致相位噪声与频谱纯度  对于窄带数字对讲(如 DMR, PDT, P25)等应用,相位噪声直接影响邻道抑制比(ACPR)和接收灵敏度。CLF2571 在关键频段展现了优异的频谱特性:  相位噪声: 在 480MHz 载波下,12.5kHz 偏移处的相噪低至 -123dBc/Hz;1MHz 偏移处达到 -143dBc/Hz。  归一化噪底(FOM): 达到 -231dBc/Hz,确保了在高性能系统中的参考性能。  杂散控制: 芯片内置独特的可编程乘法器,可通过改变频率规划有效避开并消除整数边界杂散(Integer Boundary Spurs),即使杂散落在有用通道内也能通过技术手段予以抑制。  3. 全新 FastLock 技术:毫秒级频率切换  在跳频通信和动态频谱接入应用中,锁定时间是系统吞吐量的关键瓶颈。CLF2571 引入了 FastLock 技术,有效解决了窄带回路滤波器与快速锁定之间的矛盾。即使在高性能外部 VCO 配置下,用户仍能实现 < 1.5ms 的极速切换,大幅提升了通信链路的鲁棒性。  4. 行业领先的功耗效率 (SWAP-C 优化)  在手持设备设计中,功耗与散热是核心痛点。CLF2571 通过底层电路优化,实现了性能与功耗的完美平衡:  PLL 模式(外部 VCO): 电流消耗仅为 12mA。  全功能合成器模式: 典型电流消耗仅为 26mA。 这一特性为延长终端续航时间、降低热设计复杂度提供了强有力的支持。  三、 系统级功能集成  双输出与 SPDT 开关: 芯片集成 SPDT 射频开关,支持双输出模式,可直接作为 FDD 系统中的 TX/RX 切换开关,降低了前端链路的插损。  直接数字调制支持: CLF2571 能够通过硬件引脚或寄存器编程,直接支持 2/4/8 电平 FSK 调制及 模拟 FM 调制,并内置脉冲成形(Pulse Shaping)功能,进一步优化输出频谱分布。  四、 典型应用场景  专业数字对讲机 (LMR/PMR): 完全符合 dPMR、DMR、PDT 及 P25 Phase I 等协议对频率源的严苛要求。  卫星通信终端: 作为超宽带本振源,支持高性能调制解调。  手持式测试仪表: 为频谱仪、信号源等设备提供兼顾便携性与实验室级指标的参考频率。  高保真无线音频: 在复杂无线电环境下保证音频传输的稳定性与极低底噪。  五、 技术规格概览 (Technical Summary)引脚配置  六、 结语  CLF2571 的发布不仅展示了核芯互联在射频频率合成领域的深厚技术积累,更体现了我们对本土及全球通信市场需求的深刻理解。
2026-01-26 09:31 阅读量:449
核芯互联发布 CL2468 ADC 芯片:8 通道同步采样突破性能与功耗瓶颈,赋能多领域高精度数据采集
  核芯互联发布 CL2468 ADC 芯片:8 通道同步采样突破性能与功耗瓶颈,赋能多领域高精度数据采集国内领先的集成电路设计企业核芯互联正式发布全新一代 8/4 通道 24 位同步采样模数转换器(ADC)——CL2468。该芯片凭借 8 通道同步采样能力、最高 512Ksps 采样率、卓越的动态性能与灵活的功耗调节方案,为数据采集、工业控制、医疗电子等领域提供高精度、低功耗的信号转换解决方案。CL2468在硬件和寄存器上完全兼容AD7768,并提供拓展寄存器配置以提供更高的采样率和更高的输入带宽。  核心突破:8 通道同步采样 + 512Ksps 高采样率,重构多通道数据采集效率  CL2468 采用8 通道全差分同步采样设计,每个通道均集成独立的 Σ-Δ 型调制器与数字滤波器,可实现 8 路模拟信号的并行同步采集,彻底避免多通道分时采样带来的相位偏差问题。这一特性使其在相电能质量分析、振动与资产状态监控、多导联医疗脑电图(EEG)/ 心电图(ECG)等对 “时间一致性” 要求极高的场景中,表现出远超传统多通道 ADC 的精准度。  在采样速率上,CL2468 通过灵活的抽取率控制(x16/×32/×64/×128/×256/×512/×1024 可选),实现最高512Ksps 的输出数据速率(ODR) 。以快速模式下 32 倍抽取为例,当主时钟(MCLK)为 32.768MHz 时,单通道采样率可达 256Ksps,8 通道并行工作时总数据吞吐量突破 2Mbps,轻松应对高频动态信号的实时采集需求。  (注:上图为 CL2468 核心信号链框图,展示 8 通道独立 Σ-Δ 调制器与同步控制逻辑,每个通道均支持预充电缓冲器与独立滤波配置)  性能标杆:107.3dB 动态范围 + 低噪声,兼顾高精度与宽带宽  作为 24 位高分辨率 ADC,CL2468 在动态性能上达到行业领先水平。其动态范围最高可达 107.3dB,在 1kHz 输入信号、-1dBFS 幅度下,总谐波失真(THD)低至 - 114.2dB,无杂散动态范围(SFDR)优于 - 110dB,有效避免信号失真对测量结果的影响。  为适配不同带宽需求,CL2468 内置两种高性能数字滤波器:  宽带低纹波滤波器:通带纹波仅 ±0.005dB(DC 至 102.4kHz),阻带衰减达 105dB,适合交流信号测量,如音频测试、声纳信号处理;  低延迟 sinc5 滤波器:-3dB 带宽为 0.204×ODR,群延迟仅 3/ODR,可满足直流信号或控制环路的低延迟需求,如工业控制环路、医疗 EEG 信号采集。  此外,芯片内置模拟输入预充电缓冲器与基准预充电缓冲器,不仅将模拟输入电流降低 8 倍,还能减小外部放大器的驱动压力,搭配 4.096V 高精度外部基准(如 CLREF0140),可实现 488nV 的 LSB(最低有效位)分辨率,确保微弱信号的精准转换。  功耗革命:四档功耗模式 + 通道级待机,能效比提升 40%  针对工业便携设备、电池供电医疗仪器等对功耗敏感的场景,CL2468 创新推出灵活功耗调节方案,用户可根据 “带宽 - 功耗” 需求,在四种预设模式中自由切换,实现性能与能效的最优平衡:  更值得关注的是,CL2468 支持通道级待机控制,通过 SPI 接口可单独将未使用的通道置于待机模式,待机通道的 8 位标头与 24 位数据均输出全 0,且功耗降低至 9.8mW(高功率模式待机),相比传统 “全芯片待机” 方案,多通道场景下整体功耗可再降 30%-50%。  (注:上图展示不同功耗模式下,CL2468 的均方根噪声与输出数据速率的关系,低功耗模式下 32Ksps 采样率时噪声仅 12.18μV,满足高精度低功耗需求)  场景化设计:从工业到医疗,覆盖多领域精准采集需求  CL2468 的高灵活性使其可适配多样化应用场景,其核心应用领域包括:  工业与仪器仪表:支持 USB/PXI/ 以太网数据采集系统、相电能质量分析,8 通道同步采样可精准捕捉电网电压、电流的相位差,动态范围 107.3dB 满足谐波分析需求;  医疗电子:适配 EEG/EMG/ECG 等高精度生理信号采集,低功耗模式下 26.55mW / 通道的功耗可延长便携医疗设备续航,sinc5 滤波器的低延迟特性避免生理信号失真;  振动与资产监控:最高 221.6kHz 输入带宽可捕捉高频振动信号,8 通道同步采集可同时监测设备多个关键部位的振动状态,助力预测性维护;  音频与声纳:宽带滤波器 ±0.005dB 的低纹波特性,可还原高保真音频信号,105dB 阻带衰减有效抑制环境噪声干扰。  易用性与可靠性:灵活控制 + 宽温设计,加速产品落地  为降低客户开发门槛,CL2468 提供引脚控制与 SPI 控制两种配置模式:引脚控制模式可通过硬连线快速设置滤波器类型、抽取率等核心参数,适合固定场景;SPI 控制模式则支持寄存器级精细化配置,如通道增益 / 失调校准、GPIO 功能自定义、CRC 错误检查等,满足复杂场景需求。  在硬件设计上,CL2468 采用 64 引脚 LQFP 封装(10mm×10mm),无裸露焊盘,适配常规 SMT 工艺;电源设计支持 AVDD1=5.0V、AVDD2=2.25V-5.0V、IOVDD=2.5V-3.3V,兼容多类系统电源架构;工作温度范围覆盖 - 40°C 至 + 105°C,可应对工业恶劣环境与医疗设备的宽温需求。  核芯互联:以技术创新推动 ADC 国产化升级  核芯互联相关研发负责人表示:“CL2468 的发布,是核芯互联在高精度 ADC 领域的又一突破。我们通过 8 通道同步采样、灵活功耗调节等核心技术,解决了传统多通道 ADC‘高采样率与低功耗不可兼得’‘多通道同步性差’等痛点,未来将持续投入中高端 ADC 芯片研发,为国内工业、医疗、测试测量等领域提供更具竞争力的国产化芯片方案。”  目前,CL2468 已开放样品申请,预计 2025 年第四季度实现量产,核芯互联同时提供参考设计板(含电源电路、时钟电路、SPI 接口电路)与驱动程序,助力客户快速完成产品开发与验证。  CL2468 关键参数汇总表
2026-01-20 13:51 阅读量:512
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
MC33074DR2G onsemi
BD71847AMWV-E2 ROHM Semiconductor
RB751G-40T2R ROHM Semiconductor
CDZVT2R20B ROHM Semiconductor
TL431ACLPR Texas Instruments
型号 品牌 抢购
BU33JA2MNVX-CTL ROHM Semiconductor
STM32F429IGT6 STMicroelectronics
IPZ40N04S5L4R8ATMA1 Infineon Technologies
ESR03EZPJ151 ROHM Semiconductor
TPS63050YFFR Texas Instruments
BP3621 ROHM Semiconductor
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
相关百科
关于我们
AMEYA360微信服务号 AMEYA360微信服务号
AMEYA360商城(www.ameya360.com)上线于2011年,现 有超过3500家优质供应商,收录600万种产品型号数据,100 多万种元器件库存可供选购,产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+ 连接器等多个领域,平台主营业务涵盖电子元器件现货销售、 BOM配单及提供产品配套资料等,为广大客户提供一站式购 销服务。

请输入下方图片中的验证码:

验证码