<span style='color:red'>芯动神州</span>丨镜像与载波泄漏同时出现，<span style='color:red'>芯动神州</span>DAC2162-1200在片内逐项校正
行业新闻

芯动神州丨镜像与载波泄漏同时出现，芯动神州DAC2162-1200在片内逐项校正

　　零中频发射机开机后的第一张频谱图上，有用信号两侧通常会出现两组不在设计范围内的分量。一侧是镜像，另一侧是本振泄漏。它们不是外部干扰，而是正交调制链路自身失配的产物。零中频架构把有用信号直接放在本振频率上。I路与Q路一旦不完全相等，两路合成的旋转矢量就不再是一个正圆，反方向上会留下残留分量。直流失调则把本振本身搬到了输出端，成为载波泄漏。两组分量都落在发射频段之内。后级滤波器无法把它们与有用信号分开，抑制动作只能发生在信号合成之前。　　一、失配与镜像抑制的换算关系　　镜像抑制比由幅度失配与相位误差共同决定，两者的换算关系是固定的。设两路增益之比为g，相位偏离90°的角度为φ，则镜像抑制比为10lg[(1+g²−2gcosφ)/(1+g²+2gcosφ)]。按这一关系，相位误差1°对应的镜像抑制约为−41dB，幅度失配的影响与之大体相当。这个量级对窄带链路够用，宽带调制对镜像更为敏感。比数值更关键的是稳定性。器件匹配精度随温度与频率漂移，靠无源匹配守住的数字很难在全温全频段内保持。校正量需要可写、可读、可复现。　　二、校正量落在寄存器里　　DAC2162-1200为双通道、16位、最高1200MSPS数模转换器，输出为差分电流，可直接与模拟正交调制器对接。手册把针对直接变频应用的调整能力写成了一组寄存器参数。I路与Q路的相位调整字各10位，位于地址0x38至0x3B;两路直流失调字各16位，位于0x3C至0x3F。满幅电流调整字与双辅助DAC的数据字同为10位，前者位于0x40、0x41与0x44、0x45，后者位于0x42、0x43与0x46、0x47。辅助DAC集成在片内，电流方向与极性均可由寄存器设定，用于失调补偿与增益匹配。相位与幅度两项分别对应镜像抑制的两个维度，直流失调一路直接对应载波泄漏。数据通路控制寄存器0x1B提供旁路NCO、选择边带、旁路相位补偿与直流失调等选项，便于逐项确认校正效果。片内复数调制器带频率调谐字寄存器0x30至0x33与相位偏移寄存器0x34、0x35。信号在上变频之外还需要滤波。2×、4×、8×插值器配合HB1至HB3三组半带滤波器，把镜像分量挡在输出之前。　　三、输出级的动态性能数据　　校正解决的是镜像与载波泄漏，调制质量另由输出级的动态性能决定。手册给出的单载波W-CDMA邻道泄露比为82dBc，测试中频122.88MHz。无杂散动态范围在200MSPS、50MHz输出条件下为80dBc;交调失真在800MSPS、100MHz输出条件下为81dBc。噪声频谱密度在800MSPS、80MHz输出条件下为−164dBm/Hz，输出频率抬升时底噪不随之恶化。输出级为差分电流。满量程电流可在8.7mA至31.7mA之间编程，输出顺从电压范围为−1.0V至+1.0V，可与变压器或差分运放直接匹配。内部1.2V基准与双辅助DAC均在片内，基准器件与失调校正支路可以一并从板上省去。　　四、接口与时钟留出的余量　　校正量写入之后，下一组约束来自数据接口与采样窗口。DAC2162-1200的LVDS数据端口支持字、字节与半字节三种格式，分别占用16位、8位与4位数据总线。数据附带一个参考位DCI，用于生成双数据率采样时钟。字节与半字节模式下，FRAME信号指示当前数据送往I路还是Q路。数据总线的采样点名义上落在DCI每一个边沿之后350ps，并带有±300ps的不确定度。接口时序的余量由此成为一个需要主动处理的问题。DCI延迟寄存器0x16提供四档采样窗口位置，档位越高，保持时间余量越大。时钟一侧，片内集成低噪声锁相环时钟倍频器，参考时钟频率在PLL模式下覆盖15.625MHz至600MHz。时钟到模拟输出的延迟为7个时钟周期。两种端口组织方式下的延迟都是固定的，多通道之间的对齐关系可以预先核算。多片同步由0x10至0x13四个寄存器承担：使能与平均次数、相位请求、失锁与锁定状态、相位回读。回读采用6.2格式，多通道阵列可以据此核对各片之间的相位关系。链路的可观测性同样有对应寄存器。0x15记录LVDS各信号的高低电平状态，0x17至0x19给出FIFO相位与深度。片内温度由0x48至0x4A读出，采样误差检测由0x67至0x73完成，结果均可经串行端口回读。　　五、校正能力的适用位置　　这组校正量服务于零中频架构，直接变频发射机是其典型落点。基站远端单元与有源天线单元把发射通道放在天线近端，通道数多、每通道的模拟器件预算有限。校正量写进寄存器之后，外部支路可以取消。点对点微波与宽带无线接入的发射机同样使用零中频结构，宽带调制对镜像抑制的要求使可调校正的价值更明显。在软件无线电平台上，通道频点与调制方式时常变更。校正量随配置一起写入，更换工作模式不必重新调整模拟支路。多通道阵列中，每一片器件的相位与失调由各自寄存器独立设定，通道之间的差异可以在产线逐个校准并留存记录。　　六、供货与支持　　DAC2162-1200QN为72引脚QFN封装，工作温度范围−40°C至+85°C，168只托盘包装，符合ROHS要求。配置接口为四线式串行端口，支持单字节与多字节传输，MSB与LSB两种优先格式均可选。校正量的写入是一串寄存器写操作，可在既有基带平台的配置序列中增加对应条目，数据通路与时钟结构无须改动。评估板、参考原理图与配置序列范例齐备，本土FAE团队可提供链路评估、接口时序对齐与量产导入支持。
关键词：
发布时间：2026-10-10 11:01 阅读量：270 继续阅读>>
<span style='color:red'>芯动神州</span>丨突破精密测量边界：ADCS224M2BA--新一代24位高速SAR ADC正式亮相
行业新闻

芯动神州丨突破精密测量边界：ADCS224M2BA--新一代24位高速SAR ADC正式亮相

　　在半导体自动化测试(ATE)、源测量单元(SMU)以及高端实验室仪器的信号链中，“提升采样吞吐率”与“保持高水平直流和动态精度”的平衡始终是核心工程挑战。在高端精密测量中，工程师既需要亚微伏级的量化分辨率和优异的直流线性度，又希望提升多通道采样的吞吐率并缩短测量响应时间。然而，传统高精度SAR架构往往伴随着前端电荷反冲强烈、基准源瞬态负载沉重以及高速数字接口辐射干扰等系统级瓶颈。今天，芯动神州正式推出全新一代高性能模数转换器——ADCS224M2BA。作为一款双通道同步采样的精密数据转换芯片，它在模拟前端驱动、片内基准退耦架构与高速数字接口方面进行了系统级重构，直击精密测量系统的核心痛点。　　一、 架构革新：直击精密信号链的系统级设计难题　　高精度数据采集系统的设计难点，往往不仅在于ADC本身的转换核心，更在于由器件延伸至整个系统的接口与驱动挑战：　　1、采用EasyDrive模拟输入架构，放宽前端驱动要求　　传统高采样率SARADC在采样开关闭合瞬间，内部电容阵列会向外部网络释放明显的反冲电荷，迫使前级放大器必须具备极高带宽与超快大信号建立能力。ADCS224M2BA解决之道：芯片采用EasyDrive模拟输入架构，通过将内部采样电容预充电至前一次采样电压附近，显著减小采样切换时的电荷反冲，并结合优化的采集时间窗口，降低对前级运放带宽、驱动能力及快速建立性能的严苛限制。这使工程师在满足系统精度的前提下，能够从容选择低功耗、低噪声的前级放大器，并进一步优化前端RC抗混叠滤波网络。　　2、内置基准缓冲与片内集成电容，优化基准瞬态响应　　高分辨率转换对参考基准的瞬态稳定性极其敏感，高频电荷补偿回路中的微小PCB寄生电感都可能引发基准抖动，导致转换线性度恶化。ADCS224M2BA解决之道：芯片内置高精度、低漂移基准缓冲器，并在封装内部原生集成了2µF高频基准旁路电容。该设计缩短了高频去耦电流回路，有效降低了外部基准驱动和去耦网络的设计复杂度，减小板级PCB寄生参数对基准瞬态响应的影响，为高精度转换提供稳定的基准支撑。　　3、灵活的Flexi-SPI接口，拓展时序裕量并优化信号完整性　　高位宽、高速采样下，传统串行接口往往需要极高的时钟频率，不仅对数字隔离器和主控时序构成严峻挑战，走线辐射也极易影响敏感模拟回路。ADCS224M2BA解决之道：芯片配备灵活的Flexi-SPI高速数字接口，两个ADC通道均支持1、2或4路SDO数据线并行输出，并可在回波时钟及主机时钟模式下采用DDR双数据速率传输。通过合理配置数字接口，可在保证全速数据吞吐的同时降低所需SCK频率，放宽主控时序要求，并为优化数字接口的EMI和模拟信号完整性预留充足的设计空间。此外，接口还支持回波时钟模式(EchoClock)，通过输出与数据同步的回传时钟，降低数字接口对时钟与数据传播延迟不匹配的敏感性，放宽接收端的时序设计要求，尤其有利于简化采用数字隔离器的精密数据采集系统设计。　　二、核心特性：兼顾纯净底噪与灵活处理能力　　优异的线性度与低漂移特性　　具备全量程无失码的高分辨率表现与出色的积分非线性(INL)，零点失调与增益误差在宽工业温度范围内保持高度稳定，有助于降低整机长期的精度维护与校准压力。　　可编程块平均滤波，按需提升动态范围　　芯片集成可编程块平均数字滤波器，支持最高216的抽取比。通过对连续采样数据进行数字平均，可有效降低有效噪声带宽及输出随机噪声，在合理权衡数据更新速率的前提下提升系统的动态范围，并提供扩展位宽的数据表示格式，从容应对高精度、低带宽的测量场景。　　灵活的功耗管理，兼顾高速采样与低功耗需求　　具备随采样速率降低而下降的功耗特性。在2MSPS全速工作时，典型功耗约为15mW/通道;当采样速率降至500kSPS和10kSPS时，典型功耗分别降至5mW/通道和1.5mW/通道。工程师可根据整机测量带宽与数据更新需求合理配置采样速率，在满足系统性能的同时优化功耗与热管理设计。　　三、典型应用：赋能高端工业与测试装备　　半导体自动化测试(ATE)与芯片参数量测　　双通道同步高速采集，与外部精密跨阻放大器或电流检测网络配合，为微弱电流检测、精密电压参数扫描提供高速、低失真的核心转换链路。　　源测量单元(SMU)与高位数台式数字万用表(DMM)　　兼顾快速响应与极佳的直流线性度，助力电源与测量单元在多量程动态切换下实现高重复性与精确反馈。　　高精度分布式及隔离数据采集系统(DAQ)　　封装级电容集成与多模式时钟接口大幅精简了外围元件，为高通道密度、电气隔离的模块化仪器提供简洁的实现方案。　　四、快速落地：Pin-to-Pin硬件兼容，降低替代门槛　　面向关键测试装备核心元器件的供应链平稳过渡与升级需求，ADCS224M2BA在规格定义之初便充分考量了工程落地成本：　　引脚定义硬件兼容：采用行业标准CSP-BGA紧凑封装，球位定义与业界标杆器件AD4630-24保持Pin-to-Pin兼容。　　极低方案切换成本：外围布局逻辑与时序控制深度契合，研发团队无需推倒重来重新设计核心主板架构，即可平滑衔接原位评估与方案验证。
关键词：
发布时间：2026-10-09 16:15 阅读量：245 继续阅读>>
<span style='color:red'>芯动神州</span>DAC2169-1000在5G基站发射通道中的方案
行业新闻

芯动神州DAC2169-1000在5G基站发射通道中的方案

　　基站发射链路长期沿用一套固定的排法：基带DAC输出低中频信号，由模拟混频器与本振搬移到高中频，再送入射频前端。本振与滤波器都是成熟器件，链路预算容易核算。这套排法在单通道、窄带信号的年代一直可靠。5GNR改变了输入条件。单载波带宽上探到100MHz量级，有源天线单元的发射通道数从8路增至64路乃至更多。约束随之叠加到三处。第一处在滤波器。混频后的镜像分量与有用信号分居本振两侧，抑制镜像需要滤波器具备足够陡的过渡带。100MHz量级的信号带宽让这一要求难以在低成本器件上满足。第二处在通道数量。每通道一套本振、混频与滤波，在几十路的规模下，布线面积、功耗与器件一致性都无法承受。第三处在相位。波束赋形依靠通道之间的相位关系完成空间合成，模拟链路中每颗混频器与每段走线的相位差都需逐通道测量补偿，产线校准工时长。三处约束指向同一个动作：把上变频从模拟域搬进数字域。　　上变频在数字域完成　　芯动神州推出的DAC2169-1000是一颗双通道、16位数模转换器，最高采样速率1GSPS。芯片内置2×、4×、8×插值滤波器与粗调、复数调制器，可以将载波放在DAC带宽中的任何位置。载波频点由此成为一组寄存器参数。更换波道只需改写数字频率控制字，本振与滤波器都不必改动。数字反sinc滤波器补偿零阶保持带来的幅度滚降，宽带输出的幅频响应保持平坦。上变频一级移入片内之后，发射通道只剩下DAC、正交调制器与射频前端，板级器件数量随之减少。　　上游接口的速率代价　　插值滤波器的另一重作用是降低对上游数字接口的要求。芯片的推荐输入数据率不超过300MSPS。以8倍插值计算，接口侧提供125MSPS即可对应1GSPS的转换速率。若由FPGA直接按转换速率供数，接口需要跑满1GSPS，高速收发器数量与布线层数都要跟着上升。对64通道的有源天线单元，接口规模在整机成本中占比可观。　　通道之间的相位与幅度对齐　　波束赋形的空间合成效果，取决于通道间的相位关系是否稳定。DAC2169-1000提供LVDS差分同步接口SYNC_I与SYNC_O，多片器件之间可建立统一的采样节拍。双通道结构在单端口模式下可分别承载I、Q两路分量，TXENABLE引脚在此模式下兼作IQ选择，省去一路外部数据接口。幅度一侧由片内四路辅助DAC承担。其电流输出可直接驱动外部可变增益放大器与失调补偿支路。通道增益校准由此不再依赖额外的模拟器件，校准动作可以放在数字域完成。　　调制质量对应的数据　　采样率决定可重建信号的频率上限，1GSPS对应第一奈奎斯特区500MHz宽度。动态性能决定调制信号的频谱纯度，手册给出的典型值如下。　　邻道泄漏比对应高阶调制下的邻频干扰余量，是发射通道能否承载LTE与WiMAX多载波的判据之一。线性度方面，微分非线性典型值±2.5LSB，积分非线性典型值±3.5LSB。增益误差与失调误差的典型值分别为满量程的±2%与±0.005%。满量程输出电流支持编程调节，手册特性栏给出的范围为8.7mA至31.7mA，对应25Ω至50Ω负载，可与变压器或差分运放直接匹配。　　时钟、功耗与封装　　时钟单元集成高性能低噪声锁相环时钟倍频器，外部只需提供参考时钟。时钟路径缩短之后，外部分立器件引入的附加抖动相应减少，时钟树的布线与器件数量同时收敛。全速1GSPS下的总功耗为1.0W，500MSPS时降至600mW。有源天线单元的每通道功耗预算有限，单通道功耗会直接叠加到整机的散热面积上。供电为1.8V与3.3V双电源。封装为TQFP100，本体尺寸14mm×14mm，工作温度范围为−40℃至+85℃。
关键词：
发布时间：2026-09-30 16:55 阅读量：295 继续阅读>>
材料试验机的8路同步采集：<span style='color:red'>芯动神州</span>ADCS8182与76µV量化台阶
行业新闻

材料试验机的8路同步采集：芯动神州ADCS8182与76µV量化台阶

　　金属材料的力学性能，由标准试样的拉伸试验判定。试样两端由夹具夹持，沿轴向加载至断裂，试验机全程记录载荷与变形。这台设备即材料试验机，业内亦称万能试验机，更换夹具后可完成压缩、弯曲与剪切试验。受力初期试样处于弹性阶段，卸载后变形完全恢复。载荷越过临界点后，试样产生不可恢复的残余变形，曲线短暂下降后趋于平稳，该点即屈服点。屈服点在一次试验中仅出现一次。位移、引伸计与应变片的读数若未与载荷在同一时刻定格，事后无法通过对齐数据还原。屈服点之后载荷曲线趋于平缓，载荷增量很小而变形持续发展，对微小变化的分辨能力成为主要约束。满量程±10V对应100kN时，需要分辨的变化量可能不足100N，即满量程的千分之一以下。一台试验机需要同时监测量载荷、标距段变形、横梁位移、局部应变与补偿温度。应变片通常布置4至6片，合计7至8路，一颗8通道器件即可全部覆盖。　　材料试验机上的五路测量通道：载荷、变形、应变、温度与横梁位移，分别由不同位置的传感器取点。通道数量、采样时刻一致与小信号分辨能力，三项要求共同指向同一类器件。芯动神州的ADCS8182即为此设计：18位、8通道同步采样数据采集系统(DAS)。　　8路共用一个采样时刻　　ADCS8182的8个模拟输入共用一个采样时刻。CONVST上升沿到来时，8路跟踪保持放大器同时进入保持状态，各通道的转换随后依次完成。每通道吞吐速率为200kSPS。试验机通常按每秒数百至数千点采集，速率余量充足，而8路之间的时刻偏差为零。　　量化台阶折算到载荷　　ADCS8182将满量程划分为262,144个量化台阶。手册传递函数图直接标注了每个台阶的大小：±10V档为76.29µV，±5V档为38.15µV。折算到试验台读数更为直观：满量程输出±10V对应100kN量程的载荷传感器时，一个最低有效位(LSB)约合0.38N。此处需区分分辨率与精度：18位描述分辨能力，并非不经校准即可达到的精度。手册的总非调整误差(TUE)为±15LSB(±10V)与±40LSB(±5V)。无过采样、±10V档的信噪比典型值为89dB，按(89−1.76)/6.02折算，单次采样的有效位数约14.5位。要兑现18位的分辨能力，还需依靠后级数字滤波与系统标定。微弱信号能否被可靠分辨，取决于相邻通道的串扰水平。ADCS8182的通道间隔离为−105dB，测试条件为未选中通道的输入频率高至160kHz。　　过采样的收益与代价　　片内集成数字滤波器，过采样倍率由OS[2:0]三个引脚设定，在BUSY下降沿锁存。倍率提高后信噪比上升，带宽与吞吐量同步下降。手册表8的对应关系(±10V档)：　　需要关注增益的边际递减：过采样倍率由16倍提高到64倍，信噪比仅增加1.1dB，吞吐量降至四分之一。蠕变与松弛试验的时标以分钟乃至小时计，3.125kSPS的吞吐量仍属充足。8倍至16倍是常用的折中档位。　　传感器输出可直接接入　　试验机前端通常需要一级驱动放大器，将传感器输出调整至ADC输入范围并配备负电源。ADCS8182可将这一级省去。模拟输入阻抗为1MΩ且保持固定，不随采样频率变化，传感器或调理电路的输出可直接接入。输入量程由RANGE引脚选择：接高电平为±10V，接低电平为±5V。电平切换后需要约80µs建立时间，手册建议按信号范围硬连线设定。输入端内置±16.5V钳位，超出量程的过压被限制在芯片外部，串联电阻将电流限制在±10mA。有一处需注意：Vx上串联限流电阻时，VxGND需配置等值电阻，否则该通道会引入失调误差。片内还集成二阶抗混叠滤波器，200kSPS时提供40dB抗混叠抑制。基准同样集成于片内：2.5V带隙基准经缓冲升至4.0V供SAR使用。多片系统可令一片工作于内部基准模式，直接驱动其余几片的外部基准引脚，省去外置基准的漂移匹配。　　串行接口与读出时序　　ADCS8182提供串行接口，兼容SPI、QSPI、MICROWIRE与DSP。采用两条DOUT线时，一帧72个SCLK即可读回全部8个通道，每条线负责4个通道的18位数据;仅用一条DOUT则需要144个SCLK。VDRIVE高于4.75V时，数据可在转换过程中读出，过采样开启后仍可维持满吞吐率。通道按V1至V8顺序输出，FRSTDATA指示第一个结果已就绪。　　同平台的16位型号　　芯动神州的8通道同步采样DAS提供16位与18位两个档位。ADCS8162为16位档，接口更灵活，可采用并行总线直读。多轴设备的位置与电流反馈、电力线路的工频量测，被测量本身即占满量程的千分之几，16位已可覆盖。材料试验机这类需要分辨缓慢小变化的场合，属于ADCS8182的适用范围。　　供货与支持　　ADCS8182已在芯动神州国内量产，提供两个温度档：ADCS8182LFP覆盖−40℃至+85℃，ADCS8182MLFP覆盖−40℃至+125℃，封装为LQFP-64，本体尺寸12mm×12mm。前端省去驱动放大器与负电源后，板卡器件数量与供电设计随之简化。最小可分辨变化量、满量程与采样节拍确定后，即可核算所需位数与过采样档位。
关键词：
发布时间：2026-09-30 16:34 阅读量：286 继续阅读>>
<span style='color:red'>芯动神州</span>丨8路同步采样、±10V直采:<span style='color:red'>芯动神州</span>ADCS8162在多轴定位系统中的价值
行业新闻

芯动神州丨8路同步采样、±10V直采:芯动神州ADCS8162在多轴定位系统中的价值

　　一台多轴定位设备跑起来的时候，控制器每个插补周期都要同时拿到两样东西：各轴的位置反馈，和各轴的驱动电流。位置来自编码器或光栅尺，电流来自采样电阻。两路信号如果不在同一时刻定格，坐标变换算出来的姿态就已经偏了。设备速度越快、分辨率越高，这个时间差越难被忽略。传统做法是给每个轴各配一颗ADC，由MCU分时轮询。七八路信号排着队进转换器，轴与轴之间天然错开一个时间片。　　8路信号，同一时刻定格　　ADCS8162是芯动神州推出的一颗16位、8通道同步采样数据采集系统(DAS)。8个通道共用一个CONVST上升沿，所有模拟输入在同一瞬间锁存，轴与轴之间不再有轮询造成的时序错位。　　前端能做减法　　模拟输入支持±10V与±5V真双极性，由RANGE引脚选择;输入阻抗恒定1MΩ，且不随采样频率变化。编码器、光栅尺、霍尔电流传感器的输出可以直接接进来，不需要前置驱动放大器，也省掉了为双极性信号单独准备的负电源。　　保护与滤波一起装进封装　　每个通道内置二阶抗混叠滤波器，±10V范围下−3dB截止频率为45kHz，片上还集成了2.5V基准与基准缓冲。模拟输入箝位保护可耐受±16.5V过压，模拟输入通道ESD额定值7kV，通道间隔离−105dB。电机和继电器旁边常见的干扰，不必全部交给外部电路去挡。　　精度与功耗的平衡　　16位分辨率下，INL与DNL的典型值均为±0.5LSB。无过采样时，±10V量程的SNR典型值为89dB，THD典型值为−106dB。整片工作功耗90mW，待机模式35mW，64引脚LQFP封装，板级电源与散热设计不用额外加码。　　接口不留坑　　并行、串行、并行字节三种接口模式由引脚选择，串行侧兼容SPI、QSPI、MICROWIRE、DSP;VDRIVE逻辑电源范围2.3V至5.25V，可直接对接3.3V或5V主控。片内数字滤波器提供最高64倍过采样，SNR可提升到约96dB。不过过采样是用带宽换信噪比，64倍时3dB带宽收窄到1.5kHz，只适合缓慢变化的通道。　　一根芯片覆盖四轴　　以数控机床的多轴联动平台为例。一个四轴系统，每个轴需要一路位置反馈加一路电流反馈，正好是8路信号。用一颗ADCS8162一次锁存全部8路，插补运算拿到的位置与电流天然对齐，软件里不必再做时间补偿。六轴机器人则需要12路，两颗ADCS8162提供16个通道，多出来的4路还能接关节温度或力矩传感器。200kSPS的每通道吞吐让每个通道都能全速更新，±10V范围下信号群延迟约11µs，对常见伺服环周期来说留有余量。　　省下来的不只是几颗运放　　±10V直采把信号链从"传感器—调理—ADC"缩到"传感器—ADC";恒定1MΩ输入阻抗意味着换用不同量程的传感器时，前级不必重新匹配。更关键的是轴间一致性。所有轴在同一时刻采样，多轴插补的几何精度不再受采样时序牵制，调试阶段也少了一项"软件补偿"的活儿。　　结语　　多轴设备的分辨率竞争，最后会落到一个基础问题上：每个轴采得准不准，轴与轴对不对得齐。前端做减法，系统才有余量做加法。ADCS8162已在芯动神州国内量产，LQFP-64封装，封装体尺寸12mm×12mm。ADCS8162LFP覆盖−40℃至+85℃，ADCS8162MLFP覆盖−40℃至+125℃。
关键词：
发布时间：2026-09-29 15:16 阅读量：289 继续阅读>>
<span style='color:red'>芯动神州</span>ADCS16162在继电保护装置中的工程价值
行业新闻

芯动神州ADCS16162在继电保护装置中的工程价值

　　继电保护装置的模拟前端，长期沿用一套成熟做法：每一路电压、电流各配一组运放缓冲、电阻分压和钳位二极管，再分别送进多片模数转换器。装置只处理三相电压与三相电流时，这套做法还能收敛。一旦把零序电流、零序电压、母线电压、备用通道与电源自检通道一并算进来，通道数会逼近16路，前端器件数量、板面面积与通道一致性同时吃紧。更棘手的是同步性。多片ADC各按自己的触发时刻采样，录波到手的各路波形其实落在不同的时间点上，而保护算法要的恰恰是“同一时刻”的电气量快照。芯动神州推出的ADCS16162是一颗16位数据采集芯片(DAS)，正是针对这一规模的多通道采集场景设计的。　　一组参数，对应保护装置的三个约束　　ADCS16162把16个输入通道分为A、B两组各8路，片内为双路16位SARADC结构，两组同步采样(同一对A/B通道在同一时刻定格)。输入为真双极性±10V、±5V、±2.5V三档，可逐通道由软件配置，也可由硬件引脚统一设定。片内集成1MΩ输入缓冲、模拟输入钳位保护、一阶巴特沃兹抗混叠滤波器、2.5V基准电压源与基准缓冲，5V单模拟电源供电，80引脚LQFP封装。整片总吞吐率为2MSPS。±10V量程下信噪比90.5dB(±5V量程88.7dB，±2.5V量程86.8dB)，同一量程下总谐波失真典型值为−104dB(±5V量程为−101dB)。积分非线性典型值±1LSB、微分非线性最大±0.99LSB，模拟输入通道ESD额定值8kV，整片功耗150mW。　　同一时刻，还是同一时间段　　保护算法对采样时刻的敏感度，高于对幅值精度的敏感度。距离保护由电压与电流的相量比推算测量阻抗，差动保护靠两侧电流的相位关系区分区内区外故障。同一相的电压与电流之间只要存在固定时延，相量比就会带上一份系统性的角度偏差，而这份偏差无法靠后续的数字滤波补回来。把每一相的电压与电流分别接到同一对A/B通道上，ADCS16162的两个通道是同时采样的。手册给出的双路同步对相位延迟匹配典型值为4.4ns(±10V量程;±5V为4.7ns，±2.5V为4.1ns)，该指标的温漂为±0.55ns/°C。折算到50Hz工频，4.4ns对应约0.00008°的相位误差，在装置的误差预算里可以直接忽略。不同通道对之间的时间关系由片内序列器决定。突发模式下，控制器只需发出一个CONVST脉冲，芯片内部会自动生成后续转换触发，把8对通道依次转换完毕，一帧完整的16通道扫描约需14μs。也就是说，一帧故障录波里所有电气量的时间离散度不超过十几微秒，对应50Hz下约0.25°。若改用逐对触发，每次转换之间需要留出5μs以上的间隔以等待BUSY信号释放，8对通道累加接近40μs。这部分时间还取决于控制器软件的响应抖动。　　故障瞬间，前端不能被故障本身打坏　　保护装置面对的信号条件比一般采集系统苛刻得多。电流互感器一次侧发生短路时，二次侧可能出现远超额定的瞬时电压;开关柜与户外箱体内的浪涌、静电放电和共模干扰又是常态。ADCS16162的模拟输入钳位电路允许−16V至+16V的输入过压。在5V单电源供电的条件下，每一路都不需要再外接保护二极管。手册同时给出一条容易被忽略的约束：模拟输入通道上应串联电阻，把过压时的电流限制在±10mA以内;与之对应的接地通道上必须配一只相同的电阻，否则该通道会出现失调误差。现场信号在进入ADC之前还有一级片内滤波。一阶巴特沃兹抗混叠滤波器的−3dB拐角频率为39kHz(±10V量程)与33kHz(±5V及±2.5V量程)，开关动作产生的中频噪声在转换之前已获衰减，前端不必再外挂滤波级。装置的可用性还取决于它能否自证状态正常。芯片设有片内诊断通道，序列器可以把VCC与ALDO作为转换对象插入扫描序列，让控制器周期性核对电源轨电压;数据链路上可选循环冗余校验(CRC);配置过程中若自检失败，自检错误标志(SDEF)会被置起并提示复位。工作温度范围−40°C至+125°C，覆盖开关柜与户外箱体的温度条件。RESET引脚拉低超过1.2μs即进入关断模式，此时典型功耗(电流)降至78μA，完全复位后需等待约15ms才可启动转换。　　既要看清基波，也要看清谐波　　保护算法通常要从同一个波形里同时提取基波相量与2次至13次谐波。基波幅值可能接近满量程，各次谐波却往往只有基波的百分之几，这对前端的动态范围提出了要求。片内数字滤波器提供2至128倍过采样，用采样率换取信噪比：　　代价是带宽收窄。OSR取64时，−3dB带宽降到7.2kHz，仍足以覆盖50Hz系统的2至13次谐波。对需要高精度相量测量的场合，这是一笔划算的交换。量程侧的匹配同样直接。电压互感器与电流互感器的二次侧输出多在±10V或±5V量级，三档输入范围可按通道独立设定。同一颗芯片上既能接±10V的电压通道，也能接±5V的电流通道，不必为不同量程各配一套分压网络。1MΩ输入阻抗不随采样率变化，对互感器二次侧的负载效应保持恒定，这对交流功率测量的相位一致性尤为关键。　　一颗芯片，覆盖一台保护装置的全部模拟量　　一台低压配电保护或馈线终端(FTU)、配电终端(DTU)装置，典型模拟量清单是三相电压、三相电流、零序电流、零序电压，再叠加母线电压、备用通道与电源自检通道，通道数落在12至16路之间。ADCS16162的16个通道刚好覆盖这一规模，不必在通道数上做取舍。精度档位同样对得上。配电自动化对测量精度的典型要求是0.2级，幅值误差上限为读数的0.2%，对通道间相位一致性也有明确约束。前述4.4ns的同步对相位失配与±0.55ns/°C的漂移，为这一精度目标留出了充足裕量;90.5dB的信噪比折合约14.7位有效位数，也高于0.2级测量所需的水平。装置形态上，一颗80引脚LQFP承接了原本分布在整块采集板上的缓冲、分压、滤波与基准电路，模组级的板面与器件数随之收敛。对需要装进环网柜、柱上开关箱的配电终端而言，这一点往往比参数表上的数字更有分量。　　从设计导入到批量供货　　继电保护装置的生命周期通常以十年计。前端器件一旦进入设计，就要跟随装置走完整个认证与量产过程。ADCS16162在国内量产，本地FAE团队可以直接参与原理图评审、输入范围配置、序列器设置与SPI时序调试，把问题解决在装置送检之前，不必经由跨境支持通道排队等待。一次触发，定格全部电气量。保护算法的输入，不该再需要在时间轴上做补偿。
关键词：
发布时间：2026-09-28 13:09 阅读量：296 继续阅读>>
砍掉一级变频：<span style='color:red'>芯动神州</span>ADCP2162-310让雷达接收机直接中频采样
行业新闻

砍掉一级变频：芯动神州ADCP2162-310让雷达接收机直接中频采样

　　双通道16位310MSPS ADC在雷达数字接收机中的应用　　传统雷达接收机沿“天线→低噪声放大→混频下变频→中频放大→抗混叠滤波→ADC”逐级搭建。一级变频带来一串代价：链路长、有源器件多，每级放大器与混频器的温漂和相位噪声都会累积进接收通道;抗混叠滤波器为了抑制镜频往往做得极窄，而距离分辨率ΔR=c/2B直接受信号带宽B限制——滤波器越窄，能采的信号带宽越窄，近处两个目标就越难分得开。随着高速高精度ADC的成熟，工程师开始想：能不能把中频直接数字化，砍掉那级变频?芯动神州推出的ADCP2162-310正是为这种“直接采样”思路准备的转换器：双通道、16位、采样速率最高310MSPS、满功率带宽485MHz、多级流水线架构、144球BGA封装，额定工作温度−40℃至+85℃。它把原本需要“变频+窄带滤波+单通道ADC”才能完成的链路压缩进单芯片直接中频采样——下面顺着接收信号从天线到数字的链路，看它怎么落地。　　一、从中频直采开始：第二奈奎斯特区直接数字化　　310MSPS的采样率对应155MHz奈奎斯特带宽，第二奈奎斯特区(155~310MHz)内的中频信号可直接欠采样，无需先混频到基带。这意味着接收链路可以省掉一级本振与混频器，射频前端只保留低噪声放大与必要的增益控制。高IF直接采样对时钟抖动极敏感，抖动会直接吃掉高频段的SNR。ADCP2162-310的孔径抖动仅0.1psrms，并内置占空比稳定器(DCS)补偿时钟占空比偏差——外部时钟源的选择面因此更宽，不必为占空比指标额外采购昂贵时钟器件。配合485MHz满功率带宽，接收机可以直接数字化百MHz量级的信号带宽，而不必用极窄带滤波牺牲距离分辨率。　　二、弱回波不被强信号淹没：噪声底与无杂散　　“看得见”由两件事共同决定：噪声谱密度(NSD)定下最小可检测信号的地板;无杂散动态范围(SFDR)决定强信号旁边还能否分辨出弱信号。ADCP2162-310在70MHz输入下NSD为−156.7dBFS/Hz(小信号下进一步优化到−157.6dBFS/Hz)，SNR75.0dBFS、SFDR87dBc;把中频推到170MHz所在的第二奈奎斯特区做直采，SNR仍有73.7dBFS、SFDR85dBc。这组数字意味着：接收机把中频从70MHz搬到170MHz，几乎不用为动态范围重新做链路预算。更贴近雷达的是双音指标——两个强信号同时进入时，互调产物离谁多远才会冒头。70.1MHz与72.1MHz两个−7dBFS信号并列输入，双音SFDR仍达93dBc;即便推到184.12MHz与187.12MHz，也有83dBc。换句话说，一个强干扰只要比目标回波高80~90dB，回波仍不会被它的谐波或互调产物淹没。再加上90dB的通道隔离度，双通道各自处理一路中频时，彼此不会把对方的强信号拖进自己的底噪。　　三、双通道怎么用：分集、单脉冲与I/Q　　信号走到双ADC这一级，至少能扮演三种角色。一是分集接收：两路ADC接两副独立天线、处理同一载波，靠空间分集对抗快衰落。二是单脉冲测角：和(Σ)通道与差(Δ)通道正好各占一路，角度信息由两路的幅相关系解出。三是I/Q或两路独立前端并行采样。ADCP2162-310的双ADC内核本就设计成可独立工作，数据手册也明确将其用于分集接收机场景——两个ADC既可以相同方式处理同一载波，也可以用相互独立的模拟输入工作。　　四、多片拼成阵面：SYNC确定性同步　　相控阵与多通道接收系统要求各通道采样相位一致，才能做波束合成与置零。ADCP2162-310提供SYNC输入，多颗芯片可实现确定性同步采样——两颗芯片即可拼出四通道、相位一致的采样前端，通道间靠90dB隔离度保证波束合成时不串扰、置零时不被邻道拖底。所有配置通过三线式SPI完成，寄存器支持回读，便于产线自动化校准与多通道一致性调试。　　五、削波之前先动作：FDA/FDB快速检测　　同一帧回波里，近处强目标与远处弱目标可能相差数十个分贝，接收机需要在ADC削波之前就压低增益。ADCP2162-310提供一对快速检测引脚(FDA/FDB)，可通过SPI设置低于满量程的可编程上下限阈值;一旦输入逼近削波，硬件告警先于数据输出给出，外部AGC环路无需等FPGA解算幅度就能动作。片内扰动(dither)功能还可把量化噪声底打散得更白，进一步改善小信号线性度——对大动态范围的雷达回波链，这是一等一的实用特性。　　六、落地清单：时钟、封装与配置　　时钟：差分时钟输入80~1240MHz，经1/2/4/8整数分频产生采样时钟;典型功耗2160mW(最大2236mW)。　　封装：144球BGA，10mm×10mm;额定工作温度−40℃至+85℃。　　配置：三线式SPI，寄存器支持回读，便于多通道一致性调试与产线校准。　　接口：LVDS串行输出，双通道可共享时钟总线，适合多片并行布局。　　高速ADC的验证周期往往卡在板级联调与时钟完整性上。ADCP2162-310与ADIAD9652引脚兼容、SPI寄存器配置一致，现有硬件可直接原位替换验证;芯动神州本土FAE团队可在原理图评审、LVDS时序对齐与时钟抖动预算评估环节快速响应，把参数对齐之后、量产导入之前的“最后一公里”压短。当变频那一级从链路里消失，当弱回波不必再为大信号让路，雷达接收机要做的取舍就少了一层。
关键词：
发布时间：2026-09-17 14:55 阅读量：346 继续阅读>>
<span style='color:red'>芯动神州</span>丨ADCS1185/1165在MRI梯度控制中的应用
行业新闻

芯动神州丨ADCS1185/1165在MRI梯度控制中的应用

　　核磁共振成像(MRI)的每一帧图像，本质上是由梯度磁场“画”出来的。主磁场负责把氢质子排列整齐，梯度线圈则在三个方向上叠加线性磁场，给每个空间位置贴上唯一的频率标签——没有梯度，就没有空间编码，也就没有图像。梯度线圈由大功率放大器驱动，电流越大，梯度场越强。而在梯度放大器的闭环里，电流并不“设多少就是多少”：线圈是感性负载，开关式输出级有纹波，线圈本身还会随温度变化。要保证梯度场与指令一致，控制器必须持续知道线圈里电流的真实值——这个“真实值”由电流传感器取出，送进模数转换器(ADC)数字化，再回到数字环路。这就是梯度控制对ADC提出苛刻要求的原因：梯度电流的稳态控制精度要求在ppm量级(满量程的百万分之几)，梯度波形的快速响应要求在微秒级完成。模拟环路曾经承担这项工作，但器件漂移、噪声和一致性难以长期维持;随着高速高精度ADC的成熟，梯度控制正在向数字域迁移。芯动神州推出的ADCS1185QN与ADCS1165QN正处在这个环节：两款电荷再分配逐次逼近(SAR)型ADC，分辨率分别为18位与16位，采样率同为5MSPS，采用相同的QFN32封装与引脚定义，可互为升级或降级路径。　　一、延迟：200ns的转换周期，为什么在环里最值钱　　梯度环路是一个实时闭环。控制器每个采样周期读取一次电流，与目标波形比较，再更新放大器输出。采样值的“年龄”就是环路里的纯延迟，延迟越大，相位裕度越小，环路带宽就越做不上去。ADCS1185QN/ADCS1165QN的SAR架构没有流水线延迟：CNV±引脚上升沿对模拟输入采样并启动转换，一次转换周期tCYC为200ns，对应5MSPS的采样率。对控制器而言，采样值与环路更新基本同步，电流环可以贴着梯度波形的爬升沿闭合。从架构上看，流水线型转换器自带若干周期的流水延迟，Σ-Δ的数字滤波会引入群延迟，二者用于高速闭环时都需要在环路补偿上另做安排;SAR的“即采即取”把这些开销省了下来，环路时序预算可以留给真正需要的地方——更高的环路带宽，意味着更陡的梯度爬升和更短的扫描时间。芯片还集成了内部转换时钟，外部无需再提供转换时钟，时钟树随之简化;对多轴梯度与匀场通道共存的高通道密度系统，这是一个不小的便利。　　二、动态范围：5MSPS里省出来的精度预算　　梯度电流的跨度很大：小电流爬升段的微弱变化和满幅切换时的大信号，要在同一个环路里都被看清;测量出现“削顶”或“淹没”，梯度场就会偏离指令。ADCS1185QN给出100dB动态范围(DR)和99dB信噪比(SNR)，无杂散动态范围115dB、总谐波失真−117dB;ADCS1165QN对应为96dB、95.5dB、118dB与−116dB。低失真与高杂散抑制在梯度场景中格外实用——开关式放大器的高频纹波不会污染电流测量结果。更值得说的是采样率与信号带宽的关系。梯度环路真正关心的信号频率从直流延伸至几十千赫兹，而5MSPS的采样率相对这一带宽留有很宽的余量。这些余量可以直接换成精度：在白噪声为主的前提下，过采样处理增益的标准关系为ΔDR≈10·log10(OSR)dB(OSR为过采样比);由此采样率每翻4倍约提升6dB动态范围(约合1位有效分辨率)，翻16倍约提升12dB(约合2位)。对几十千赫兹带宽的梯度信号，5MSPS可支撑上百倍过采样，理论上能换取20dB以上的动态范围提升;实际可用增益会受基准噪声、低频噪声和线性度限制，但“用采样率换有效位数”这条路，在梯度电流监测与校准通道中是成熟做法。线性度同样关键。ADCS1185QN的最大积分非线性(INL)为±2.0LSB、微分非线性(DNL)为±0.99LSB;ADCS1165QN为±0.55LSB与±0.25LSB(典型值分别为±0.2LSB与±0.14LSB)。两者均保证无失码，码字完整，便于后端做多点校准与谱分析。　　三、长时间扫描：漂移比瞬时精度更要紧　　一次MRI扫描往往持续数十分钟，梯度线圈与放大器在扫描过程中持续发热。此时限制图像质量的不再是某一次采样的瞬时精度，而是转换器的零点与增益随温度漂移多少。ADCS1165QN的失调误差漂移为±0.25ppm/℃、增益误差漂移为±0.5ppm/℃(最大值);ADCS1185QN对应为±8ppm/℃与±16ppm/℃。这组数据引出一个容易被忽略的选型结论：位数更高的那一颗，并不意味着全部指标都更“精”。如果环路对长期温漂的要求很紧，而16位分辨率已经满足所需的等效精度，ADCS1165QN的漂移表现反而更适合长时间稳定运行——它的典型功耗46.5mW(最大56.2mW)也让它更容易在单板上的多轴梯度与匀场通道中铺开。选型看的是有效精度、稳定性与通道数的组合，而不是只比分辨率数字。　　四、落到板上的几个要点　　两款芯片的模拟输入为差分输入，允许0V至+VREF范围内的任何输入摆幅，VREF典型值4.096V至5V。基准方案有两种：以2.048V外部基准驱动REFIN，由片内基准缓冲器产生4.096V系统基准;或用4.096V/5V基准直接驱动REF并禁用内部缓冲器，避免缓冲器引入的额外噪声。VCM引脚输出电压为REF的一半，可直接作为差分驱动放大器的共模参考，简化前端设计。时序上，5MSPS下留给输入的采集窗口为tACQ=tCYC−115ns，约85ns，驱动放大器的建立时间必须落在这个窗口内，这对驱动级的带宽和压摆率提出了明确要求。数字侧采用LVDS串行接口，两种模式可选：自时钟模式(DCO+接地)在数据线上自带同步标头，省去额外时钟线;回波时钟模式时序裕量更大，多片ADC可共享时钟总线，适合多通道并行布局。工作模式通过EN0~EN3引脚配置。器件采用1.8V/5V供电，上电顺序为先1.8V、后5V;封装为5mm×5mm的QFN32，工作温度范围−40℃至+85℃。　　五、替换路径　　ADCS1185QN与ADCS1165QN分别与AD7960、AD7961引脚兼容，现有硬件可原位替换验证;两颗器件之间引脚定义一致，同一块PCB可按机型定位分别贴装，只需调整EN0~EN3的模式配置与FPGA侧的数据截取长度。国内量产供货之外，本土FAE团队可参与原理图评审、前端驱动匹配与LVDS时序对齐，把调试环节尽量前置。　　六、把自由度还给序列设计　　梯度是MRI的“笔”，采样是握笔的手。当采样不再占用环路的相位预算，也不再把自己的温漂带进图像，序列设计者手里的自由度就回来了——更陡的爬升、更紧凑的时序编排、更多的并行通道。ADCS1185QN与ADCS1165QN提供的，正是这样一支“不抖的笔”。
关键词：
发布时间：2026-09-16 13:37 阅读量：314 继续阅读>>
<span style='color:red'>芯动神州</span>丨TRX9361与TRX9363应用全景
行业新闻

芯动神州丨TRX9361与TRX9363应用全景

　　70MHz~6GHz宽带捷变收发：芯动神州TRX9361/TRX9363的四大应用版图　　——从SDR开源生态到小基站、无人机图传与测试测量，一颗芯片的平台化路径　　70MHz到6.0GHz，200kHz到56MHz。把这两个数字放在一起，意味着一颗10mm×10mm的芯片可以覆盖从短波到C波段的绝大多数无线制式——窄带物联网、4GLTE、Wi-Fi、无人机图传、专用数据链，都落在同一个频率和带宽窗口里。芯动神州推出的TRX9361与TRX9363正是按这个思路设计的宽带RF捷变收发器：一颗芯片集成完整射频收发链路，靠软件配置切换频段、带宽和双工方式。本文盘点这对“双子星”的四大应用版图。　　它到底改变了什么：射频前端的高度集成　　TRX9361/TRX9363采用直接变频(零中频)架构：接收侧RF信号经低噪声放大器和I/Q混频器直接搬到基带，数字化后交给可编程抽取滤波器和128抽头FIR;发射侧是镜像的反向链路。频率合成器、自动增益控制(AGC)、直流失调校正、正交校正全部集成在片内，FPGA或SoC拿到手的已经是干净的数字I/Q基带数据。“捷变”是另一个关键词。片内小数N分频频率合成器让本振可以在全频段内以2.4Hz的步长精确驻留，换频点、换带宽、换双工方式(TDD/FDD)都是写寄存器的事。一套硬件靠软件配置覆盖多种制式——这正是软件定义无线电(SDR)的初心。　　版图一：SDR 与开源生态　　过去十余年，口袋式SDR学习模块让射频实验走进了大学课堂和爱好者桌面：USB供电的小板子配合MATLAB、GNURadio等开源软件，就能收FM广播、追踪1090MHz的ADS-B航班信号、接收气象卫星云图。专业开发侧，基于FPGA的SDR平台则支撑着大量科研原型与教学实验。这类平台对收发器的要求恰好是TRX9361/TRX9363的基本盘：宽频段覆盖、带宽连续可调、CMOS/LVDS数字接口与主流FPGA直连。基于主流9361方案的开源驱动(no-OS、libiio)可以直接复用，二次开发的工作量集中在基带算法层——对SDR团队来说，这意味着射频侧几乎“零适配”。　　版图二：小基站与蜂窝通信　　TRX9361/TRX9363的定位就是3G/4G基站射频前端，尤其是毫微微蜂窝、微微蜂窝和微蜂窝这类小基站。小基站的约束很明确：体积和功耗预算紧，还要支持多频段、多制式。2×2MIMO、TDD/FDD双工、最高56MHz通道带宽恰好覆盖4GLTE单载波的需求。片内集成的正交校正、直流失调校正和AGC，让整机厂不必在数字基带里再补这些功能，射频单元的开发周期直接缩短。一颗收发器加一颗FPGA，就是小基站射频部分的完整物理层。　　版图三：无人机图传与点对点无线链路　　无人机高清图传的要求很苛刻：时延要低、抗干扰要强、距离和速率还要能折中。基于TRX9361的成熟做法是配合FPGA做自适应调制——链路条件好用16QAM提速率，条件差退到QPSK保距离;遇到干扰则快速跳频躲开，捷变合成器支持快速锁定，让跳频图案有足够细的频率颗粒度。同一思路也用于点对点多业务无线回传。这类链路过去要用分立收发机加频率合成器拼凑，现在单颗收发器就能覆盖射频到基带的全部转换。目前TRX9361已在无人机图传、智能仓储AGV通信等项目中落地验证。　　版图四：雷达、频谱监测与测试测量　　宽带加捷变的组合同样适配测量类场景。频谱监测接收机追求“一台设备覆盖宽频段”，70MHz到6.0GHz的单片覆盖砍掉了传统方案的多级前端堆叠;通信测试仪表要求信号发生与信号分析一体，双通道收发配合片内TX功率监控器(动态范围≥66dB、精度1dB)，天然支持自环校准;雷达与科教领域的波形实验平台，则利用快速换频和多器件同步能力做捷变频波形与相干多通道采集。　　TRX9361 还是 TRX9363?分工其实很清晰　　TRX9361与TRX9363不是高低配竞争，而是按频段和带宽分工。TRX9363把频率范围收窄到325MHz至4GHz、带宽收窄到20MHz，换取更聚焦的成本结构，适合点对点通信、蜂窝小基站、通用无线电等不需要低频段和超宽带的场合;TRX9361则覆盖全频段全带宽，留给“一颗芯片包打天下”的平台型产品。　　芯动神州TRX9361与TRX9363的关键规格如下：　　选型逻辑很直接：应用频段在325MHz以上、带宽不超过20MHz，TRX9363是更经济的选择;需要325MHz以下频段或20MHz以上带宽，则选TRX9361。　　平移与供货：不改板，不换代码　　对已经在用主流9361方案的项目，迁移成本是第一考量。TRX9361/TRX9363与主流方案引脚兼容，现有PCB可原位替换验证;寄存器配置一致，FPGA驱动代码和SPI配置序列可以直接复用，基于开源驱动的上位机软件照常工作。加上本土FAE团队对PCB评审、校准配置和量产导入的直接支持，替换验证的周期可以压得很短。对正在做SDR平台、小基站或测试仪表的团队，这意味着供应链多一个稳定选项，而设计资产零浪费。　　结语　　宽带捷变收发器十余年长盛不衰，靠的不是某一项极限指标，而是“平台化”：一套硬件靠软件配置覆盖从短波到C波段、从窄带物联网到宽带LTE的绝大多数场景。射频前端的竞争，早已从“谁的器件多”变成“谁的生态完整、谁的供应链稳”。TRX9361/TRX9363给国内工程师的答案是：熟悉的那颗“默认选项”，如今有了本土版本——而且不需要修改设计。
关键词：
发布时间：2026-09-15 10:11 阅读量：388 继续阅读>>
高位宽直采，一步到位：<span style='color:red'>芯动神州</span>ADCP2162-310双通道16位310MSPS ADC正式发布
行业新闻

高位宽直采，一步到位：芯动神州ADCP2162-310双通道16位310MSPS ADC正式发布

　　在高速模数转换器领域，芯动神州此前已推出覆盖125MSPS至GSPS级的多款ADC产品，广泛应用于通信接收、测试测量和工业采集等场景。今天，这一产品序列迎来新的成员。芯动神州正式发布ADCP2162-310——双通道、16位、310MSPS高速模数转换器，面向通信中频直采、多模数字接收机、测试与仪器仪表、智能天线系统等对动态性能和采样带宽同时提出高要求的应用。该器件与AD9652引脚兼容，现有硬件设计可原位替换验证。　　一、为什么需要一颗面向第二奈奎斯特区的16位ADC?　　通信接收机和宽带仪器的中频数字化，长期面临一个两难：中频频率越高，前端混变频次越少、链路越简洁，但ADC在高输入频率下的动态性能往往迅速劣化。许多器件在30MHz低中频下指标亮眼，一旦输入信号推进到170MHz第二奈奎斯特区，SNR和SFDR便跌出可用区间，工程师只能退回"先混频、再采样"的传统链路，重新承担混频器带来的噪声、杂散和相位误差。ADCP2162-310的设计目标，就是让16位精度在465MHz满功率带宽内始终可用：170MHz中频可以直接采样，链路少一级混频，系统少一处误差来源。　　二、ADCP2162-310核心参数一览　　这些参数并非孤立罗列——310MSPS采样率、465MHz带宽、16位分辨率与高频段动态指标的组合，恰好踩中了中频直采接收机和宽带采集设备的核心约束。下面逐条解读。　　三、四大核心优势深度解读　　1、170MHz第二奈奎斯特区直采，动态性能全程在线　　ADCP2162-310的交流规格给出了30MHz至400MHz全频段数据：70MHz输入时SNR75.0dBFS、SFDR87dBc;推进到170MHz第二奈奎斯特区，SNR仍保持73.7dBFS，SFDR保持85dBc;即使305MHz输入，SNR仍有70.7dBFS。专有差分输入设计配合片内3.3V缓冲器，在简化外部驱动电路的同时维持了高频段的信噪比表现——中频从70MHz搬到170MHz，链路预算无需推倒重来。　　2、大信号场景下，弱信号依然可见　　接收机最苛刻的考验是阻塞场景。ADCP2162-310在70.1MHz与72.1MHz双音输入(各−7dBFS)下双音SFDR达93dBc，184.12MHz与187.12MHz双音下仍有83dBc;噪声谱密度−156.7dBFS/Hz(小信号下−157.6dBFS/Hz)，强邻道干扰存在时弱目标信号不会被杂散和底噪淹没。片内扰动(dither)功能可进一步改善小信号线性度;快速阈值检测(FDA/FDB)引脚在输入超限时直接输出硬件告警，外部AGC环路无需等待FPGA解算幅度即可快速响应，防止前端过载。　　3、时钟灵活+SYNC同步，为多通道阵列而生　　器件差分时钟输入最高接受1.24GHz，内部1、2、4、8整数分频产生采样时钟，内置占空比稳定器补偿占空比偏差，外部时钟源选型不再受苛刻占空比指标约束;同时，1.24GHz低相噪时钟源经片内分频后驱动采样内核，也有助于压低孔径抖动对高频段SNR的侵蚀。SYNC输入支持多芯片确定性同步，配合90dB通道隔离度，两颗芯片即可构成四通道相位一致的接收阵列。所有配置经三线式SPI完成，寄存器支持回读，便于产线自动化校准。可编程输入量程(2Vp-p至2.5Vp-p)则让前端驱动匹配保留调整余地。　　4、引脚兼容，迁移零硬件改动　　ADCP2162-310与ADIAD9652引脚兼容，现有基于该平台的原理图和PCB无需改动即可原位替换，SPI寄存器配置流程保持一致，FPGA侧LVDS接收逻辑直接复用。对新项目而言，这意味着成熟参考设计和驱动代码可以直接继承，验证周期大幅缩短。　　四、典型应用场景　　ADCP2162-310的应用边界由"16位精度+310MSPS+465MHz带宽"定义——所有需要在中频频段直接采样、且对动态范围敏感的接收与采集场景，都是它的主场：　　雷达与通信接收机——高频段SNR/SFDR保障复杂电磁环境下的目标分辨能力。　　多模数字接收机(3G/4G)——170MHz中频直采，16位精度支撑多载波数字化解调，双通道覆盖I/Q或分集接收。　　测试与仪器仪表——310MSPS采样率与−156.7dBFS/Hz噪声谱密度，适配宽带采集卡与频谱分析前端。　　智能天线系统——SYNC多芯片同步加双通道高隔离度，为相位敏感的多通道阵列提供可扩展采样前端。　　五、供应链保障与本土技术支持　　高速ADC的采购周期直接影响整机研发节奏。ADCP2162-310在国内量产，供货稳定、交期可控;芯动神州本土FAE团队提供从原理图评审、LVDS时序对齐、SPI配置调试到量产导入的全流程支持，验证问题可获得快速响应——国产替代的最后一公里，靠的是响应速度，而不只是参数对齐。　　六、总结与量产信息　　从125MSPS到310MSPS，芯动神州在高速ADC领域的产品布局进一步完善：ADCP2162-310以双通道16位、465MHz满功率带宽和第二奈奎斯特区不打折的动态性能，补上了中频直采接收链路的关键一环。少一级混频，就少一处噪声源和相位误差来源——接收机架构的简化，从这颗ADC开始。
关键词：
发布时间：2026-09-09 10:52 阅读量：383 继续阅读>>

跳转至

/ 7

热门分类
半导体 电路保护 机电产品 嵌入式解决方案 连接器，互连器件 传感器，变送器 光电元件 开发套件 测试与测量 电源 风扇，热管理 盒子，外壳，机架 电缆，电线 无源元件 其它
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
MC33074DR2G onsemi
RB751G-40T2R ROHM Semiconductor
CDZVT2R20B ROHM Semiconductor
BD71847AMWV-E2 ROHM Semiconductor
TL431ACLPR Texas Instruments
型号 品牌 抢购
BU33JA2MNVX-CTL ROHM Semiconductor
ESR03EZPJ151 ROHM Semiconductor
IPZ40N04S5L4R8ATMA1 Infineon Technologies
BP3621 ROHM Semiconductor
STM32F429IGT6 STMicroelectronics
TPS63050YFFR Texas Instruments
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
原厂授权品牌
更多授权品牌>>
资讯排行榜
  • 周排行榜
  • 月排行榜

关于我们
AMEYA360商城(www.ameya360.com)上线于2011年，现有超过3500家优质供应商，收录600万种产品型号数据，100多万种元器件库存可供选购，产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+连接器等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等，为广大客户提供一站式购销服务。

请输入下方图片中的验证码：

验证码