把外部逻辑"装"进芯片：纳芯微发布带可配置逻辑块（CLB）的 实时控制 MCU/DSP NS800RT503xC/5049C 系列

　　纳芯微近日推出NSSine™系列实时控制MCU/DSP新成员——NS800RT503xC与NS800RT5049C系列。新品在已量产的NSSine™实时控制平台基础上，新增4个可配置逻辑块(CLB)。工程师可通过软件在芯片内搭建自定义硬件逻辑，将原本依赖外部逻辑器件的功能集成到主控芯片中，从而简化系统设计，降低BOM成本与PCB面积，并获得更确定、更低延迟的控制响应。

　　实时控制之外，工程师还需要处理“逻辑”难题

　　在电机驱动、数字电源、储能变流器等应用中，工程师除运行控制算法外，还需处理编码器位置解码、PWM保护逻辑组合、自定义串行协议等“小逻辑”。主控芯片中没有现成模块承接这类功能，传统做法是外挂CPLD或FPGA等逻辑器件。这不仅增加BOM成本与PCB面积，芯片间的信号传输还会带来额外的延迟与可靠性风险。

　　针对这一需求，NS800RT503xC/5049C系列在已量产的NSSine™实时控制平台基础上，新增4个可配置逻辑块(CLB)。

　　新增4个可配置逻辑块(CLB)：

　　把外部逻辑“装”进芯片

　　NS800RT503xC/5049C型号中的“C”即代表带CLB的产品。这4个可配置逻辑块在延续NSSine™平台高性能内核与丰富外设的基础上，将可编程硬件逻辑能力引入主控芯片。

　　CLB是一组可通过软件进行互连逻辑设计的模块，用于实现自定义数字逻辑功能或增强现有片上外设，能够通过交叉开关与ePWM、eCAP、eQEP等控制外设互联，也可连接外部GPIO引脚。

　　借助CLB，工程师可在芯片内实现在电机控制应用中的高精度位置编码器协议解码(BISS-C，ENDAT2.2，T-Format，SSI等主流编码器协议)，实时脉冲序列输出(正交编码器信号分频输出，绝对值位置信号转QEI信号输出)，复杂故障组合逻辑的PWM保护功能和用来扩展PWM输出通道，也可以处理数字电源应用中的LLC谐振变换的同步整流控制和三电平逆变器的延迟保护等功能，无需再增加外部类似CPLD或FPGA的逻辑器件。

　　上述功能处理完全由片内CLB硬件并行完成、不占用CPU资源，带来更确定、更低延迟的响应;同时减少板级互联，有助于提升系统可靠性。纳芯微同步提供图形化的CLB配置工具(NOVOCLBConfig)与示例应用，降低工程师的开发与迁移门槛。

　　两个子系列，选型梯度更灵活

　　在平台选择上，本次发布的C系列提供更灵活的梯度：

　　NS800RT503xC系列：涵盖NS800RT5039C(512KB Flash)与NS800RT5037C(256KB Flash)，提供LQFP48至HLQFP128多种封装(最多67个GPIO)，并支持QSPI(XIP)片外存储扩展，适合对封装尺寸、成本梯度有不同要求的电机控制与工业应用;

　　NS800RT5049C系列：提供512KB Flash与100/64引脚封装选项，面向对控制性能与集成度要求更高的数字电源、伺服与汽车应用。

　　成熟NSSine™平台，既有方案平滑迁移

　　NS800RT503xC/5049C系列基于Arm® Cortex®-M7内核，最高工作频率240MHz，支持双精度浮点运算单元(FPU)与DSP指令集，片上集成eMATH数学加速核与mMATH数字处理单元，可为电机FOC、数字电源环路等复杂控制算法提供充足算力;存储最高512KB Flash与256KB SRAM，可满足大程序与高速数据缓冲的需求。

　　模拟与控制外设方面，产品集成高速ADC、高分辨率PWM(HRPWM)、Σ-Δ调制器滤波器(SDFM)等模拟与控制资源完整保留，覆盖从信号采样到功率控制的全链路，可充分发挥SiC、GaN等宽禁带功率器件的性能优势。

　　产品满足AEC-Q100 Grade 1车规可靠性标准，功能安全符合ISO 26262 ASIL-B与IEC 61508 SIL2，并提供车规级与工规级产品选项。

　　此外，开发工具支持Keil、IAR、NovoStudio等主流环境——无论是光伏储能、工业自动化、数字电源还是新能源汽车三电应用，客户基于既有NSSine™项目的开发经验均可平滑迁移。