芯动神州丨立足高精度，不只18bit，再推新选：16bit 5M ADCS1165正式发布，赋能数字成像全场景

　　芯动神州作为一家专注于高性能模拟和混合信号芯片设计和研发的高科技企业，拥有一支技术精湛、经验丰富的研发团队，致力于为客户提供优质的模拟和混合信号解决方案。除了(SAR)ADC，公司还涵盖了以下产品系列：

　　工业信号链：高精度数模转换器、模数转换器，为工业自动化控制系统提供精确的数据采集和信号转换功能。

　　信号传输芯片：确保信号在不同设备和系统之间稳定、高速、无损地传输，满足工业通信和数据传输的需求。

　　工业传感器芯片：用于检测和测量各种物理量(如压力、温度、湿度、气体浓度等)，为工业物联网和智能传感器系统提供核心感知元件。

　　如需了解更多关于ADCS1165芯片及其他产品的详细信息、技术支持或购买渠道，请访问芯动神州官方网站www.sinoxtech.com或发送邮件至sales@sinoxtech.com。

　　立足高精度，不只18bit，再推新选：16bit 5M ADCS1165正式发布，赋能数字成像全场景

　　在高速、高精度模数转换器领域，逐次逼近型(SAR)ADC凭借其无流水线延迟、低功耗、高线性度等优势，长期占据精密测量与医疗成像等应用的核心地位。我公司此前推出的 18位、5MSPS SAR型ADC——ADCS1185，已成功应用于数字X射线、医学断层扫描、红外摄像头、MRI梯度控制及高精度数据采集系统，获得行业客户的广泛认可。

　　为进一步满足市场对“中高分辨率、高速度、高性价比”方案的迫切需求，我们在 ADCS1185 的基础上，正式推出同系列16bit新品——ADCS1165。该芯片保持 5MSPS 采样率、SAR 架构、LVDS 接口及 QFN32 封装，与 ADCS1185 引脚完全兼容，专为数字成像系统这一核心应用深度优化。本文将以数字成像为切入点，详细解读ADCS1165的技术参数、设计优势及选型价值。

　　一、数字成像系统对ADC的严苛要求

　　以数字X射线平板探测器为例，前端探测器输出的模拟信号动态范围极大——从低剂量下的微弱噪声到高剂量下的饱和信号，跨度可达90dB以上。ADC作为模拟前端到数字图像的关键桥梁，必须同时满足：

　　高采样率：动态成像(如透视、血管造影)要求单通道采样率≥5MSPS，多通道并行采集。

　　高分辨率与低噪声：16~18位分辨率是保证灰度细节与宽动态范围的基础。

　　优异的线性度：微分非线性(DNL)必须优于±1LSB以保证无失码，积分非线性(INL)影响图像的几何保真度。

　　低功耗与小型化：便携式X光机、牙科CT等设备对功耗和PCB面积极为敏感。

　　高速串行接口：LVDS接口可减少数据线数量、降低EMI，适配高密度通道布局。

　　ADCS1165正是基于以上需求而设计。

　　二、ADCS1165核心参数一览

　　三、ADCS1165在数字成像中的核心优势

　　1、16位分辨率 + 96dB动态范围，图像细节分毫毕现

　　对于DR、乳腺X光、牙科CT等应用，16位可提供65536级灰度，配合96dB的动态范围，足以清晰区分软组织、骨骼及造影剂的微小密度差异。临床图像通常以12~14位存储，ADCS1165的16位输出可保留充足的后处理调节余量，避免“削波”或“暗部细节丢失”。

　　2、领先的线性度：INL ±0.55LSB，DNL ±0.25LSB

　　数字成像对ADC的积分非线性要求极高，因为INL直接导致灰度响应曲线偏离理想直线，最终造成图像中的几何失真或伪影。ADCS1165的最大INL仅为±0.55LSB，典型值更是低至±0.2LSB——这一指标在16位SAR ADC中处于行业领先水平。DNL典型值±0.14LSB，远优于±1LSB的“无失码”门槛，确保每个码字都能被准确输出。

　　3、优秀的噪声与杂散性能：SNR 95.5dB，SFDR 118dB

　　信噪比95.5dB意味着有效位数(ENOB)约为15.6位，几乎逼近理论极限，系统无需额外复杂滤波即可获得干净信号。

　　无杂散动态范围118dB和总谐波失真-116dB，表明ADCS1165对谐波和杂散抑制能力极强，特别适合需要高纯净频谱的成像前端(如多频阻抗成像、光谱成像)。

　　4、极低功耗：典型值仅46.5mW

　　相比多数5MSPS 16位SAR ADC功耗通常在70mW以上，ADCS1165的46.5mW典型功耗显著降低了系统发热，这对便携式X光机、手持式工业探头等电池供电设备至关重要。同时，低功耗也简化了电源网络和散热设计，允许在单一FPGA周围布置更多通道。

　　5、灵活的LVDS接口：自时钟/回波时钟双模式

　　数字成像系统中通常需要多片ADC并行工作。ADCS1165提供两种LVDS接口模式：

　　自时钟模式(DCO+接地)：数据线上自带同步标头(10)，无需额外时钟线即可实现数据同步，适合通道数较少或走线受限的场景。

　　回波时钟模式(DCO+悬空)：DCO±输出与CLK±同步，数字主机在DCO上升沿采集数据，时序裕量大，适合多通道系统。

　　两种模式下，数据输出均为16bit数据 + 2bit标头(10)，与ADCS1185

　　(18bit+2bit)仅数据长度不同，FPGA接收端可轻松适配。

　　6、引脚兼容ADCS1185，硬件无缝升级或降级

　　ADCS1165与ADCS1185采用相同的QFN32封装和引脚定义——VDD1、VDD2、VIO、REF、REFIN、IN±、VCM、CLK±、D±、DCO±、CNV±、EN0~EN3 等一一对应。这意味着：

　　已使用ADCS1185的用户，只需修改模式配置引脚(EN0~EN3)和FPGA数据截取长度，即可直接替换为ADCS1165。

　　同一块PCB可同时兼容两款芯片，根据产品定位灵活贴装，无需改版。

　　四、设计注意事项与快速上手指南

　　1、电源与去耦

　　按照数据手册推荐：先施加1.8V(VDD2和VIO)，再施加5V(VDD1)。每个电源引脚旁放置100nF陶瓷电容，REF引脚对REF_GND需并联10μF低ESR电容(走线尽可能短)。

　　2、基准配置

　　高精度模式：使用2.048V外部基准(如REF5020)驱动REFIN引脚，内部缓冲器产生4.096V输出至REF引脚(需使能内部缓冲器，通过EN0~EN3设置)。

　　直接模式：将REFIN接地，直接使用4.096V或5V低噪声基准源驱动REF引脚(禁用内部缓冲器)。

　　数字成像推荐采用直接模式，可避免内部缓冲器引入的额外噪声，实现最佳SN

　　3、模拟输入驱动

　　IN+和IN-为差分输入，共模电压可由VCM引脚(REF/2)提供。建议使用

　　低噪声、低失真全差分放大器(如ADA4940)驱动，确保建立时间小于采

　　集窗口(tACQ=tCYC-115ns=85ns@5MSPS)。

　　4、LVDS接口时序

　　回波时钟模式：CLK±频率建议250MHz(对应5MSPS下每周期20个数据

　　位，因有2bit标头，实际需读取18个CLK周期?注意：数据手册注1：回波

　　时钟模式n=16，自时钟模式n=18。解释：自时钟模式输出18位(16数据

　　+2标头)，回波时钟模式仅输出16数据位，标头由外部同步实现。用户可

　　根据FPGA设计灵活选择。

　　实际应用建议：对于新设计，推荐使用回波时钟模式，时序更简单，且无

　　需处理标头解析。ADCS1165的DCO±直接复制CLK±，FPGA在DCO上升

　　沿采样D±即可获得有效数据。

　　五、总结与展望

　　从18位的ADCS1185到16位的ADCS1165，我们始终坚持“以应用定义产

　　品”的理念。ADCS1165为数字成像系统工程师提供了一个“不妥协”的

　　新选项——在保持5MSPS高速采样的同时，获得96dB动态范围和行业领

　　先的线性度。

　　目前，ADCS1165已进入批量生产阶段，提供工程样品、评估板及完整参

　　考设计。

　　让我们携手，为全球医疗影像、工业检测及科学仪器打造更精准、更高效

　　的“中国芯”。