一文详解玻璃基板封装的创新架构与集成工艺

　　1. 玻璃面板嵌入(Glass Panel Embedding, GPE)

　　玻璃面板嵌入(GPE)已成为高密度封装领域的一项有前景的技术进展，它通过在结构化玻璃基板中嵌入芯片，实现异构集成。在玻璃基中介层(interposer)已有研究的基础上，GPE 利用了玻璃的独特特性，如低损耗、尺寸稳定性以及可调热膨胀系数(CTE)，同时引入了面板级嵌入方法，避免了对硅通孔(TSV)或模塑化合物封装的依赖。

　　与基于 TSV 的 2.5D 和 3D 硅中介层相比，这些方案需要通过硅晶圆进行垂直互连，成本高、工艺复杂;而 GPE 允许将已知良品芯片被动嵌入玻璃腔中，信号和电源通过多层聚合物再分布层(RDL)实现重新分配。

　　与晶圆级扇出封装(WLFO)相比，这类封装受限于翘曲和模具稳定性，尤其在更细间距时表现不佳;GPE 提供了热机械上稳健的基板，支持细间距 I/O(<20 μm)、更高的布线密度以及大面积面板格式。使用玻璃还可减少翘曲并获得优异的表面平整度，这对于细线光刻和多芯片组装至关重要。此外，GPE 避免了有机封装中焊球回流和翘曲控制的限制，也规避了基于 TSV 堆叠的预组装对芯片良率的影响。

　　S.拉维奇丹兰等报告展示了 GPE 在高性能计算应用中实现的两种基于玻璃的 3D 封装架构。图 1a、1b 显示了这两种架构的示意图。在该方案中，芯片被嵌入玻璃腔中，并通过聚合物再分布层(RDL)互连，从而无需 TSV。

　　在第一个测试载具中，两颗芯片在玻璃腔中横向嵌入，芯片间距约 92 μm，通过 16 μm 微通孔互连。额外的 HBM 模拟器芯片通过微凸点组装在顶部，实现垂直互连长度小于 45 μm。I/O 间距被缩小到 <20 μm，实现高密度集成。

　　在第二个载具中，使用 50 mm × 50 mm 的玻璃中介层嵌入四颗芯片，位于两颗大型 SoC 下方，表面安装八颗 HBM 模拟器芯片，焊球间距为 35 μm。用于板级互连的镀铜 TGV 间距为 300 μm，高功耗芯片未嵌入以优化热管理。

　　这些架构在面板级基板上制造，展示了 GPE 作为无 TSV 异构集成平台的可扩展性、细间距能力和热优势。图 1c 显示了组装及毛细作用下底填料完成后的玻璃中介层封装。图 2 展示了利用 GPE 方法将天线与 MMIC 集成的示例架构，这类集成方案可实现更低的插入损耗和寄生损耗。

图1.( a,b )不同的架构，芯片嵌入玻璃(c)组装后的嵌入式玻璃插入器封装和毛细管填充

图2. 天线在封装(AiP)架构中使用玻璃面板嵌入(a)芯片朝下(b)芯片朝上

　　2. 光学集成

　　对玻璃基板进行微结构化处理为先进光学集成提供了关键能力，尤其是在共封装光学(co-packaged optics)应用中。多种波导制备技术可用，包括离子交换扩散、飞秒激光诱导折射率调制，以及填充光学透明聚合物的玻璃通孔(TGV)，从而支持平面及垂直(3D)波导架构。此外，光子集成电路(PICs)可以嵌入玻璃腔中，实现与电子集成电路(IC)的高密度共集成。

　　Brusberg 等展示了一种紧凑、低成本的共封装光学平台。该设计使用离子交换波导(损耗 <0.1 dB/cm)、玻璃通孔以及嵌入 50 μm 深腔体的精细铜再分布层，实现高密度光电互连。实验中实现了与硅氮化物 PIC 的低损耗(∼0.5 dB)耦合，以及通过新型 4.4 mm 高连接器的边缘光纤连接。被动对准特性使连接器损耗低至 0.85 dB。图 3a 显示了组装了 PIC 的玻璃平台示意图，图 3b 为光学显微图，波导位于玻璃表面下方。

　　除了波导外，其他光学元件如镜子和透镜也可与玻璃基板集成。Chou 等展示了一种三维玻璃光子中介层(3D glass photonic interposer)，集成了微型镜子和透镜，实现低损耗(<0.5 dB)、低成本且对准容差高的单模光纤耦合。

图3. (a)带有组装的pic的玻璃平台，用于与rdl、tgv和iox波导进行光纤到芯片和芯片到芯片的光学连接。(b)端面光学显微图，显示波导位于玻璃表面下方，间距为250微米，与mpo光纤阵列连接器中的光纤间距相同

　　3. 毫米波无源器件与互连

　　利用先进的玻璃加工技术，毫米波(mmWave)互连和器件已被开发出低损耗、最小色散、高功率承载能力以及优异宽带性能的特点。

　　在毫米波频段，采用系统封装(SoP)技术的高度集成封装对封装基板中的金属层数量提出了更高要求，用于信号布线、电源或电流分布以及地平面布设。封装内部的信号布线包括传输线、穿封装通孔(TPVs)和微通孔(microvias)，用于连接不同层的信号线或平面。

　　各种互连结构，如微带线(microstrip)、共面波导(CPW)以及导体背共面波导(CB-CPW)，已经被制备并进行了表征。图 4 显示了在玻璃上为 5G 频段以及 D 频段 ABF/玻璃/ABF 堆叠结构制备的微带线和 CPW 结构。提取的微带线损耗在 5G 毫米波频段(28–40 GHz)为 0.1–0.122 dB/mm，在 140 GHz 时为 0.45 dB/mm;而 CPW 在 5G 毫米波频段损耗为 0.075–0.095 dB/mm，在 140 GHz 时为 0.25 dB/mm。为了表征毫米波频段微通孔(microvias)的行为，制备了雏菊链(daisy chain)结构，如图 5 所示。

图4. CPW在玻璃上。(a)堆栈。(b)不同长度的 CPWs。(c)D波段设计的堆叠。(d)不同长度的微带线和共面波导

图5. (a)带有低损耗互连的定制玻璃面板，带有放大图像的插图。(b)线段。(c)Daisy链。(d)菊花链的横截面

　　另一类垂直互连是电容式和电感式互连。无通孔(via-less)互连基于电容耦合或电感耦合原理来实现电连接。互连中补丁的尺寸会影响寄生参数，并决定其工作频率。[80]中提出的无通孔互连基于电容耦合，如图 6 所示，即使在 170 GHz 下，其插入损耗仍小于 2 dB。

　　图6. (a)建议的无垂直通路的互连。(b)用于互连演示的材料堆叠。(c)人工制造的互连

　　3.1 基板集成波导(SIW)

　　随着工作频率的提升，波导的尺寸缩小，使其更容易集成到封装中。SIW 在射频工程领域广泛应用，因其固有的屏蔽特性和高品质因数(Q)优势。图 7a 展示了 ABF/玻璃/ABF 堆叠中的 SIW，图 7b 展示了玻璃上的充气 Astra SIW。测得的 SIW 在整个 D 频段的损耗为 0.5–0.8 dB/mm，而报告的充气 SIW 在 D 频段的损耗为 0.13–0.2 dB/mm。

　　图7. SIW在玻璃衬底上。(a)ABF/玻璃/ABF堆栈上的SIW。(b)玻璃上的充气SIW

　　3.2 滤波器

　　射频滤波器属于电子滤波器的一类，设计用于通过所需频率而阻挡不需要的频率。在系统集成中，滤波器必须具备优异性能、微型化和工艺兼容性。在玻璃基板上设计并制备了高度微型化的带通和低通滤波器，用于 5G NR 频段，覆盖 28 GHz 和 39 GHz 通信频段。滤波器整体尺寸小于 0.5 λ₀ × 0.5 λ₀。通过使用低介电损耗材料，将第五阶滤波器的中频插入损耗降至小于 2.6 dB。[84] 中展示了滤波器性能比较。图 8 显示了制备的滤波器，图9 展示了堆叠、拓扑、制造结构和测量响应。

图8. 用于5G毫米波频段的定制滤波器。(a)28 GHz 频带的九阶LPF。(b)五阶叉指型BPF。(c)五阶发卡滤波器。(d)测试车辆的包装。

图9. 一个多TZ带通滤波器。(a)堆栈。(b)过滤器拓扑。(c)人工制造的过滤器

　　3.3 封装内天线(AiP)

　　AiP 通过高效利用可用空间设计更小、更紧凑的器件，同时提高性能和可靠性。在 5G 系统中，高频设计、材料和工艺互连损耗以及精确阻抗匹配的工艺控制都提出了挑战。需要对寄生效应和传播损耗进行严格控制，并设计微型化、高带宽和高增益的天线。已经展示了多种玻璃上的天线实现。De 等对 D 频段天线进行了综述。

　　平面天线(broadside)沿天线平面垂直方向辐射能量，设计规则简单且方向性高。图10b 显示了一个 4 × 4 Patch 天线阵列，带宽为 137–144 GHz，主瓣增益为 16.2 dBi。文献 [41] 描述了通过玻璃基板嵌入芯片实现 1 × 8 串联馈电天线(中心频率 140 GHz)的优势及工艺。

图10. 一个4×4的天线阵列。(a)堆栈。(b)伪造的样本。(c)嵌入式芯片的天线

　　端射天线(end-fire)沿天线导向方向发射能量，具有高增益、高方向性、宽阻抗匹配带宽、低复杂度和易集成的优势。Watanabe 等描述了在玻璃基板上制备的 5G NR 带紧凑型偶极 Yagi-Uda 天线(图 11a,b)。

　　Erdogan 等讨论了带单极子辐射器的印刷准 Yagi 天线，覆盖 110–170 GHz 几乎整个带宽(图 11d)，简化了天线设计规则，无需 Balun，同时保留了所有优点。文献 [91] 讨论了 Vivaldi 风格的 SIW 天线，提供更高增益，覆盖整个 D 频段(图 11f)。该天线利用基板核心实现天线功能，而不仅仅是像之前的例子那样仅利用玻璃的机械性能。

图11. (a)用2.92毫米端发射连接器组装的切块式八木-乌达天线单元。(b)Yagi-Uda天线与组装LNA的X射线检查。(c) 印刷的准Yagi天线的堆叠。(d)制造 1 × 4 线性阵列。(e)维瓦尔迪灵感天线的堆叠。(f)设计的天线元件和制作的天线的横截面。(g)TGV的横截面