传三星从比利时获得<span style='color:red'>EU</span>V光刻胶 半导体制造加速摆脱日本
行业新闻

传三星从比利时获得EUV光刻胶 半导体制造加速摆脱日本

日本对韩国发起的贸易制裁已经过去一个月了，分别是7月4日、8月7日推出了两波禁令，严控重要材料对韩国出口，其中第一波制裁中的光刻胶、氟化聚酰亚胺和氟化氢最为关键，对半导体、面板生产极为重要。但是日本通过贸易限制想让韩国屈服的愿望很有可能落空，尽管日本公司在十几种半导体材料中占据50%以上的份额，但是日本的限制迫使韩国公司加速寻求新的来源，即便日本宣布允许对韩出口，韩国三星等公司也决议扩大新的来源，摆脱日本限制。据报道，三星近日从欧洲获得了一种重要的半导体制造材料——EUV光刻胶，据悉三星从比利时一家公司获得了稳定的光刻胶供应，可以使用6到10个月。尽管三星方面没有透露具体的公司名字，但出售EUV光刻机的应该是日本JSR公司与比利时微电子中心IMEC合作成立的公司，2016年成立，主要由JSR比利时比利时子公司持股。当然，韩国在这方面依然是利用了日本政策的漏洞——日本的政策限制只针对日本国土上的公司，海外公司对外出售产品是不受限制的。从另一个角度来说，日本制定这样的政策限制对本国企业并不是什么好事，不仅影响本土销售，还会迫使这些公司加速向海外转移以绕过政策限制，毕竟韩国公司一年进口的半导体材料价值50亿美元。除了三星之外，韩国的SK海力士、LGD等公司也在使用日本本土之外的半导体、面板材料供应，在日本政府公开限制对韩国出口之后，韩国公司一方面加速寻求日本之外的第三方供应商，另一方面也会加强自主研发，韩国就投资了7.8万亿韩元，约合449亿人民币在未来5年研发100多种关键材料、装备。
关键词：
发布时间：2019-08-12 00:00 阅读量：1715 继续阅读>>
麒麟985将采用7nm+<span style='color:red'>EU</span>V工艺制造？相比麒麟980性能提升了哪些？
行业新闻

麒麟985将采用7nm+EUV工艺制造？相比麒麟980性能提升了哪些？

　　据外媒报道，华为即将推出的麒麟985旗舰级芯片组可能成为首款采用极紫外光刻工艺(EUV)制造的智能手机芯片，仍为7nm工艺。　　此前也有相关媒体报道称，华为下半年将大幅追加台积电7nm芯片的投产量，有望超过苹果成为台积电最大的7nm客户。　　按照惯例，麒麟985应该就是麒麟980的升级改良版，预计会提升CPU/GPU主频，进一步提升性能。同时，麒麟985的首发机型会是华为Mate 30系列，预计今年下半年推出。麒麟985的一大亮点就是标配5G基带，这也意味着华为Mate 30系列会支持5G网络。　　外媒报道称，EUV（极紫外光刻工艺）是采用光来蚀刻硅晶片上的晶体管，该技术可以让晶体管的位置更精确，同时芯片上的晶体管密度可以增加20%，使得单位面积的芯片性能更强大，能耗更低。　　值得一提的是，EUV将在后续的芯片中(5nm或更新的工艺)中展现真正价值，在7nm上其实还没有显示真正的潜力。虽然摩尔定律说每隔18个月-24个月晶体管数量翻一番，但很可能很快就会达到物理极限，EUV则有助于改善这一局面，并为下一代5nm芯片组的诞生奠定基础。　　此外，极紫外光刻技术(EUV)预计将在2020年成为大规模生产的可行解决方案。台积电并不是唯一一家致力于完善该技术的供应商，英特尔也在此领域进行了投资，但之前的报告显示英特尔推迟发布其首批基于EUV的芯片组直到2021年，这使得台积电成为领先的竞争对手。
关键词：
发布时间：2019-03-25 00:00 阅读量：2048 继续阅读>>
台积电,三星与英特尔<span style='color:red'>EU</span>V光罩盒采购需求爆发,厂商接单供应告急
行业新闻

台积电,三星与英特尔EUV光罩盒采购需求爆发,厂商接单供应告急

全球三大晶圆代工厂台积电、英特尔、三星，最快将在2019年导入极紫外光微影技术（EUV），值得注意的是，全球可提供EUV光罩盒的业者只有两家，家登是其中之一，且家登已经通过艾司摩尔（ASML）认证，此举无疑宣告，家登今年EUV光罩盒将大出货，公司更透露，接单强劲，目前已有供给告急压力。首先就台积电的部分，今年会进入采用EUV设备之7+制程的量产，而三星的7纳米制程也会采用EUV设备，并在今年进入量产阶段，至于英特尔方面，其7纳米发展进度佳，也确定会导入新一代EUV微影技术，但量产时间可能会落在2020年。而台积电和三星采用EUV设备的7纳米，预计在2019年导入量产，并在2020年大量，但其相关的光罩盒等设备大量采购时间会集中在2019年开始，至于英特尔，虽采用EUV的7纳米会在2020年量产，但其光罩盒采购时间，可望落在2019年下半。换言之，为了先进的EUV设备的7纳米制程，台积电、三星与英特尔将自2019年开始大举向家登采购相关的光罩盒，而家登新一代EUV光罩传送盒G/GP Type也在2018年底获得ASML认证通过，这意味着，家登光罩传送盒今年可望明显放量出货，营收与获利成长可期。
关键词：
发布时间：2019-01-03 00:00 阅读量：1895 继续阅读>>
台积电挟<span style='color:red'>EU</span>V量产优势 横扫5G,AI等订单
行业新闻

台积电挟EUV量产优势 横扫5G,AI等订单

台积电明年上半年将独步同业，成为全世界第一家采用最先进的极紫外光（EUV）微影设备完成量产的晶圆代工厂，助攻台积电横扫全球多数第五代行动通讯（5G）及人工智能（AI）关键芯片订单，稳坐全球晶圆代工龙头宝座。EUV透过高能量、波长短的光源，解决既有显影技术瓶颈，是先进制程发展的关键设备，一台要价1亿欧元，晶圆代工厂导入EUV量产的时程，被业界视为技术领先的关键。台积电明年领先群雄，率先导入EUV量产，意味再次棒打英特尔、三星等劲敌，晶圆代工龙头地位屹立不摇。台积电董事长魏哲家证实，台积电导入EUV的7纳米强化版（7+）将于明年第2季量产，是全球首家采用EUV为客户量产芯片的晶圆代工厂。稍早三星曾宣布取得苹果部分处理器订单，并宣称是全球第一家在7纳米导入EUV量产的半导体厂。魏哲家此言等于打脸三星，宣示台积电技术含金量远高于同业，凸显台积电在先进制程已赢得全球芯片大厂信任。魏哲家不愿透露首批导入EUV设备量产客户，强调有多个产品导入7+FFT先进制程将会量产。据悉，台积电将把EUV应用于2020年量产的5纳米制程，并开始应用于3纳米制程技术开发，业界预期，台积电挟EUV领先量产优势，将横扫5G、AI等订单。
关键词：
发布时间：2018-07-23 00:00 阅读量：2088 继续阅读>>
ASML出货速度提升,中芯国际或更快获得<span style='color:red'>EU</span>V
行业新闻

ASML出货速度提升,中芯国际或更快获得EUV

　　2018年7月18日，ASML公布了2018年第二季度业绩报告。　　报告指出，ASML第二季度销售额为27.4亿欧元，净利润为5.84亿欧元，毛利率达到43.3%。　　ASML CEO Peter Wennink表示，第二季度的销售额高于预期，主要是因为EUV的销量高于预期。此外，第二季度的毛利率也高于ASML预期，这也进一步表明了EUV强大的盈利能力。　　ASML曾表示计划在今年出货20套EUV系统。在第二季度财报中，ASML指出第二季度出货4套EUV系统，比预期多出一套，将能够稳步完成今年的目标。　　此外，第二季度共接到19.5亿欧元的新订单，其中45%来自于逻辑芯片客户，55%来自于内存芯片客户。　　新增订单来自中芯国际？这新增的订单来自哪里？　　据了解，台积电、英特尔和三星电子已经从ASML订购了许多EUV系统。来自供应链消息来源称，就营收而言为全球最大的芯片代工厂商台积电，今年就预订了10套该系统。三星电子公司预订了约6套EUV系统，而英特尔今年将订购3套。全球第二大芯片代工厂商格芯也预订了1套。　　不难看出，依靠这几家，ASML今年计划的20套EUV销量基本可以实现。　　在5月份集微网曾报道过，中国大陆最大的晶圆代工厂中芯国际已经订购了一台EUV设备，而这一设备正是购自ASML，价值1.2亿美元。此举表明，中芯国际帮助提升中国本土半导体制造技术的抱负日益增强，尽管中芯国际在这一市场仍落后于市场领先者两至三代技术。　　那么，这笔新的订单或许就来自中芯国际。　　不过我们也可看到，ASML的EUV交货数量要比预期要高。ASML表示，目前出货的4套EUV设备是根据原本的生产排期和能力而定的，与此前的下单时间有关。　　Peter Wennink也指出，“ASML 现阶段的执行重点在于加速提升EUV系统的良率和生产力， 这将为EUV业务提供更强健的基础，有助于实现2019年至少出货30台EUV系统的计划。 ”　　这是否意味着ASML的出货速度正在提升，中芯国际预定的EUV系统或将更快出货？　　此外，5月，长江存储也迎来了自己的第一台光刻机，同样是由ASML供应，不过这台机器并不是最新的EUV光刻机，而是193nm沉浸式光刻机，可用于生产20nm-14nm工艺的3D NAND闪存晶圆，售价7200万美元一台。　　无独有偶，在上海浦东新区康桥工业园南区，华虹集团旗下上海华力集成电路制造有限公司建设和营运的12英寸先进生产线建设项目（“华虹六厂”）首台工艺设备光刻机也已在5月进厂。　　据了解，这台光刻机的型号是NXT 1980Di，依然是由ASML供应。官方资料显示，这是一台193nm双级沉浸式光刻机，用于10nm级（14~20nm）晶圆生产，同时它也是大陆装备的最先进的沉浸式光刻设备。　　而这些数据都应当已经归入到ASML第二季度的财报之中。　　光刻机需求持续增长　　此外，从终端应用来看，2018年第一季度内存芯片市场占比为74%，逻辑芯片占比为26%。到第二季度，内存芯片占比下降到54%，而逻辑芯片占比上升到46%。Peter Wennink指出，“今年内存芯片市场对于光刻系统的强劲需求，推动EUV业务的成长，我们预估市场需求增势将从今年持续到2019年。”　　具体来看，ASML在电话会议上表示，由于现有的和新兴的市场对于高性能计算的需求，逻辑芯片市场未来的发展依然稳健。这一市场中的客户正在着力推动7nm技术节点，这将会进一步刺激EUV系统需求的增长。同时，因为EUV系统的不断改善，客户对于系统以及逻辑芯片未来工艺路线的信心正不断增加。　　在内存方面，ASML表示，随着客户技术的迁移和内存容量的增加，几乎每一个客户都需要提升晶圆厂的生产容量，这也将会刺激EUV系统的需求。　　在此影响之下，ASML正在有计划地推进EUV系统的发展。ASML强调，无论是逻辑芯片还是内存，随着工艺的提高，都需要更好的设备来提高生产力。尤其是随着内存层数的不断提高，层数越多就越需要EUV提高生产力，降低生产成本，因为更高的生产力就意味着更低的成本。　　从地区分布上来看，韩国的出货量相比于第一季度的51%已下降到了35%。中国台湾地区的出货量从3%上升到了18%，中国大陆的出货量从20%下降到了19%。　　面向这些市场的产品主要包括EUV、ArF i、ArFdry、KrF、I-Line。其中，EUV的出货量由第一季度的1台上升到7台，ArF i出货量由第一季度的21台下降到了19台，ArFdry由3台上升到5台，KrF依然为19台，I-Line从5台上升到了8台。　　值得注意的是，由于ASML产品的出货量不高，而产品的价格很高，所以不难看出在财报中，部分产品的销售比重一直较低。而像EUV这类设备，由于单价高，出货速度慢，所以反映在财报中的波动就非常大。此外，也正是因为这一原因，销售地区占比波动也比较大。　　预计第三季度销售额约27亿-28亿欧元　　财报中还指出，第二季度共销售了52套全新的光刻设备、7套二手光刻设备。不过对于具体二手设备的销售情况，ASML并没有给出进一步的数据。　　对于第三季度，ASML表示，2018年第三季度的销售额将会介于27亿至28亿欧元之间，其中来自EUV系统的收入为5亿欧元。毛利率介于47%到48%之间，研发费用为3.95亿欧元，主要用于NXT 3400产品线的研发和EUV生产的提速。ASML还强调，今年EUV的预定出货目标依然是20套，在第三季度将会出货5套。　　此外，ASML还表示，与2017年相比，2018年预计销售额和利润都会有稳定的增长，尤其是在上半年良好的业绩下，预计下半年的销售额将会更高，公司整体的盈利能力将会更好。
关键词：
发布时间：2018-07-20 00:00 阅读量：2446 继续阅读>>
<span style='color:red'>EU</span>V技术量产已进入最后冲刺阶段
行业新闻

EUV技术量产已进入最后冲刺阶段

尽管极紫外光(EUV)步进机的大量生产面临复杂的问题以及紧迫的时间，专家们仍然抱持乐观态度.随着工程师们竞相解决错综复杂的相关问题，酝酿了20年的新世代微影工具终于来到大量问世前的最后一个阶段──尽管极紫外光(EUV)步进机的大量生产面临复杂的问题以及紧迫的时间，专家们仍然抱持乐观态度。好消息是，半导体产业界正众志成城、积极推动技术进展；如比利时研究机构Imec的技术与系统执行副总裁An Steegen所言：“在过去，可能会有一家公司率先采用最新的半导体技术，但现在几乎所有的逻辑工艺技术供货商都跳进来、咬紧牙关努力并勇于承担风险。”Imec是荷兰EUV微影设备大厂ASML的长期合作伙伴，他们与晶圆代工厂、半导体供货商携手，现在的目标是解决该种有尺寸有一个房间大小、将用以制造新一代芯片的设备剩下的最后几个主要问题；Steegen在Imec年度技术论坛接受EE Times采访时指出，这很像是在2008年问世的FinFET晶体管，是很重大但充满挑战的半导体性能提升关键。她表示：“人们比较过下世代节点的最糟情况以及旧节点的最佳情况，现在各方都同意FinFET是具备超高性能的组件；我学到的教训是要对所有事情抱持怀疑态度…未来的半导体工艺技术还有足够进步空间，让SoC设计工程师能得到他们想要的。”而在笔者于Imec总部排队等着喝咖啡时与一位有32年工作资历的EUV开发老将闲聊时，他简单表示：“现在有很多压力…但我们正在取得进展。”确实，三星(Samsung)的晶圆代工部门赶着在今年底于7纳米工艺导入EUV，该公司的目标是超越最大竞争对手台积电(TSMC)，后者正利用现有的浸润式微影设备进行7纳米设计案的投片；台积电与另一家晶圆代工大厂GlobalFoundries也不落人后，他们打算在明年以EUV量产强化版的7纳米工艺。Imec预期，DRAM制造商会在D14+节点采用EUV技术──应该会在2021年内存半间距(half pitches)来到20纳米以下时。目前Imec有两个技术开发重点，有助于舒缓边缘粗糙度(line-edge roughness)的问题，并消除所谓的随机效应(stochastics)、随机误差(random errors)等造成触点漏失(create missing)、触点断续(kissing contacts)的缺陷。那些误差在今年稍早于对下一代5纳米节点十分关键的15纳米临界尺寸首度被发现，但研究人员表示他们也在7纳米看到一样的问题。Steegen预期将会有混合式解决方案出现，这种方案会采用扫描机设定、光阻剂材料以及后期处理等方法的结合，以接续断裂的线路、将粗糙部分抹平或是填补漏失的触点。晶圆代工业者可以提供更高剂量的EUV光源──例如80 millijoules/cm2──以扩大工艺容许范围(process window)，但这会让生产速度减慢；Steegen表示：“第一次实作时的最高剂量决定权在于各家晶圆代工厂。”工程师正在利用一系列的光罩调整、步进机设定、光阻剂选择以及后期处理方法，来解决EUV的随机误差问题 （来源：Imec）混合式解决方案以及放宽的设计规则Imec正在开发能预测并定位随机误差可能在设计中出现的地方，以提供工艺容许范围的视野；但寻找缺陷往往非常仰赖快速的电子束检测系统(e-beam inspection systems)。随着工艺节点来到单纳米尺寸，研究人员开始将缺陷归因于为小细节；举例来说，一次EUV曝光中的光子数量，会影响化学放大光阻剂(chemically amplified resists)，而其他种类的光阻剂性能也会因为所嵌入的金属分子定向(orientation)而有所变化。对此Steegen表示：“并非所有的光阻剂作用都一样，它们因为不同基层而表现出的作用也会很独特…我们仍在经历一些基础性的学习。”为了简化工艺世代转移，GlobalFoundries采取分阶段EUV策略，在相对较宽松的7纳米节点只采用5层金属；该公司首席技术官Gary Patton在Imec技术论坛上接受采访时表示：“我们能够以较低剂量运作并达到良好的生产量。”Patton透露，GlobalFoundries将于今年稍晚采用浸润式微影进行首次7纳米设计投片，是一款AMD处理器；接着是一款IBM处理器，然后有数款ASIC。GlobalFoundries将7纳米节点的间距与SRAM单元制作得跟台积电的很类似，让芯片设计业者如AMD能够同时利用两家晶圆代工厂；他表示，AMD“的需求会高于我们拥有的产能，所以我们对(AMD也委托台积电生产)这件事没有意见。”不过，GlobalFoundries在开发10纳米节点的同时会跳过5纳米节点，该公司认为前者会有适度的递增收益；而该公司正在为下一代工艺寻求财务与技术上的伙伴，有可能会朝3纳米节点迈进。微影技术人员现在将良率问题视为EUV需要考虑的首要议题 （来源：Imec）在面对众多挑战的同时保持乐观尽管有重重挑战，Patton仍保持乐观；他认为，尽管智能型手机市场成长趋缓，产业界已经演变至进入AI时代，“新的无晶圆厂IC公司暴增”。在此同时，GlobalFoundries的FD-SOI工艺将至今年底将拥有75家设计伙伴，目前已经取得36件设计案。“很多人去年都在场边观望FD-SOI是否做得成，而现在结果已经很清楚；”Patton指出，该工艺技术能支持低至0.4V的设计，并在今年秋天量产Grade 2车规版本。GlobalFoundries与Imec的高层对于整体半导体技术蓝图的进展仍保持乐观，不过有一些工程师开始在公开谈论，晶体管速度的提升一般来说已经终结，晶体管密度与性能的进展则是一个节点比一个节点减少。对此Imec正在协助晶圆代工业者开发一系列性能提升技术来补强，包括简化的单元轨(cell tracks)、埋入式电源轨(buried power rails)，以及芯片上电路堆栈(on-die circuit stacks)。“一般来说我并没有看到报酬递减，”Steegen表示：“我对于3纳米与2纳米逻辑工艺节点与内存技术蓝图发展感到乐观，我们有足够的资源…因此设计工程师会看到芯片面积的微缩，但他们可能需要在设计上做一些改变。”因此Imec的芯片微缩核心项目，继续每年以每年5~10%的速率成长；Imec首席执行官Luc Van den Hove首席执行官表示：“十年前，我们预期我们在先进CMOS工艺技术方面的工作会持平发展，因为产业整并的缘故，但情况恰恰相反。”他指出，Imec的相关项目因为AI加速器芯片以及DNA储存等新题材而增加。
关键词：
发布时间：2018-06-04 00:00 阅读量：2065 继续阅读>>
<span style='color:red'>EU</span>V订单疯长,ASML将向中国5家本土晶圆厂供货
行业新闻

EUV订单疯长,ASML将向中国5家本土晶圆厂供货

光刻系统供应商ASML公布了强劲的第四季度业绩，其销售额在本季创造了新纪录，还接了10台新一代极紫外（EUV）光刻设备的订单……EETimes伦敦报道——光刻系统供应商ASML公布了强劲的第四季度业绩，其销售额在本季创造了新纪录，还接了10台新一代极紫外（EUV）光刻设备的订单。姗姗来迟的EUV终于进入量产阶段，一些顶尖芯片制造商计划在今年晚些时候或最迟明年初采用。ASML总裁兼首席执行官Peter Wennink在2017年表示，“EUV进入大批量芯片制造的准备工作将进一步加快”。ASML在2017年获得了11亿欧元（约合13.4亿美元）的收入，并在第四季度获得了额外的10个EUV系统订单，在这一年中，他们手里积压的EUV设备订单高达28个。总体上，ASML公布2017年销售额90.5亿欧元（约合110.4亿美元），比2016年增长33％。该公司2017年实现利润21.2亿欧元（约合25.9亿美元），比2016年增长44％。单看第四季度，ASML总销售额为25.6亿欧元（约合31.2亿美元），比第三季度增长4％。该公司报告季度净收入为6.44亿欧元（约合7.86亿美元），比第三季度增长16％。Peter WenninkWennink表示，由于有大客户给了压力，促使ASML在第四季度提前交付了客户要求的两台EUV光刻系统。ASML还报告说，随着公司继续支持中国不断扩张的半导体产业，2016年半导体制造设备对中国的销售额增加了20％以上。随着向在中国运营的外资晶圆工厂出货达成，ASML还计划于2018年向五家中国本土客户供货。2017年光学光刻工具的出货量也大幅增长。该公司表示，光刻系统出货量比2016年增长了21％，达到了161个。ASML预计2018年第一季度销售额约为22亿欧元（约合27亿美元）。
关键词：
发布时间：2018-01-24 00:00 阅读量：1689 继续阅读>>
7纳米之下,昂贵的光罩成本不改<span style='color:red'>EU</span>V设备光明前景
行业新闻

7纳米之下,昂贵的光罩成本不改EUV设备光明前景

根据一项最新公布的调查结果，芯片产业高层对于极紫外光(extreme ultraviolet lithography，EUV)微影以及多电子束光罩写入技术(multibeam mask writers)越来越乐观，认为在生产尖端半导体组件变得越来越复杂与昂贵的此时，新一代系统将有助于推动工艺演进。 上述调查是由产业组织eBeam Initiative在今年夏天执行，对象为75位半导体产业菁英；有75%的受访者表示，他们预期EUV将会在2021年以前被量产工艺应用。也有1%的受访者认为EUV不会问世，但该数字已经比2016年的6%低了许多；2014年进行的调查更有35%受访者不看好EUV技术。产业界资深人士、eBeam Initiative发言人Aki Fujimura表示，他认为EUV毫无疑问将会在接下来几年开始应用于7纳米以下工艺。包括英特尔(Intel)、三星(Samsung)以及台积电(TSMC)已经对EUV技术开发商ASML投资了数十亿美元；ASML并为了EUV开发收购了光源技术供货商Cymer，以推动目前复杂且昂贵的技术更向前迈进。 Fujimura是一家利用GPU加速光罩缺陷修复的半导体设备业者D2S的执行长，他指出：“在过去几年，7纳米与5纳米的问题越来越糟糕，大家终于承认我们必须要让EUV成真，否则整个产业都会遇到麻烦。” 一项针对75位芯片产业具影响力高层的调查显示，厂商对EUV技术实现量产的态度越来越乐观（来源：eBeam Initiative）转变的过程不会太容易；芯片厂商们预期在7纳米工艺节点仍将采用现有的浸润式微影步进机，之后在某些工艺步骤改用EUV，以降低对多重图形的需求。Fujimura表示：“EUV是如此新颖的技术，需要在机器设备以及生态系统的庞大投资才能支持，并非一蹴可几；你必须一步步慢慢来，而不是马上就要求EUV做到最好。” 根据另一项针对前十大光罩制作厂商的调查显示，过去12个月来，光罩制造商已经制作了1041个EUV光罩，该数字在上一个年度是382；此外EUV的光罩良率目前为64.3%，而同期间曝光的46万2792个光罩平均良率则为94.8%。对此Fujimura表示，如果把该数字看做新创公司的获利率，可能有人会说64.3%是令人惊艳的高水平。 对EUV仍抱持怀疑态度的产业界人士已经几乎不存在（来源：eBeam Initiative）芯片产业界高层们也对多电子束光罩写入技术前景乐观，预期该技术能在2019年底以前获得量产工艺采用，只比2016年调查时所预测的晚一年；今年的调查也显示，现有的可变形电子束(variable shaped beam，VSB)光罩写入技术，会比预期使用更长时间。 这种转变是由于先进工艺节点的光罩组成本急遽上升，然而调查也显示，光罩业者指出光罩写入次数大致看来维持稳定。Fujimura表示，光罩写入次数在掌控中，部份是因为最新的VSB系统达到了1200 Amps/cm2的性能。不过数据集以及缺陷增加，在先进工艺节点会延长光罩周转时间(mask turnaround times)；Fujimura指出：“每一个关键层的光罩成本逐渐上升，光罩的数量也变得非常高。”确实，如受访者所言，7~10纳米节点的光罩层数平均为76，有一家厂商甚至表示达到112层；20纳米平面工艺的平均光罩层数为50，而130纳米节点平均光罩数则为25层。 越精细先进工艺节点所需光罩数越多（来源：eBeam Initiative） “超过100层的光罩真是非常荒谬；”Fujimura表示：“我们会看到EUV量产之后将发生什么事；”EUV需要的光罩层数会低于浸润式微影，但EUV光罩会更复杂，成本也更高昂。在此同时，调查显示7~10纳米工艺的光罩周转时间会延长到12天，这有部份原因是数据准备(data preparation)所需时间平均达到约21小时。此外当芯片工艺来到7纳米，光罩工艺校准(mask process correction，MPC)现在已经成为惯例需求；根据调查显示，此步骤平均需要额外的21小时：“MPC需求激增，添加这个额外步骤也会带来额外的运作时间。”
关键词：
发布时间：2017-09-14 00:00 阅读量：1759 继续阅读>>
<span style='color:red'>EU</span>V等于电老虎!台积电5纳米Fab厂吃光整个东台湾用电
行业新闻

EUV等于电老虎!台积电5纳米Fab厂吃光整个东台湾用电

全台湾用电过去5年的增加量，约三分之一由台积电贡献。接下来，随着导入“救世主”技术──EUV微影技术，用电还会暴增。台积电评估，5nm工艺用电会是目前主流工艺的1.48倍。 很多人都忘了，台积电董事长张忠谋曾在2年前准确预言今日的缺电危机。 2015年底，当时的总统马英九到参观台积电中科厂。当时张忠谋便指出，目前台湾最大的隐忧之一就是缺电，他并指出台湾2017年可能面临限电危机，“这对产业影响相当大”。 张忠谋并随后在媒体提问时指出，停电对于台积电的影响“几乎不可估计”。他说，台积电每个厂都有备用电源，但备用电源的用电成本比起台电提供的电贵3倍，如果未来长期限电“这就很累了”。 其实，过去一段时间，张忠谋几乎每次公开发言，都会提到‘电’。他到底在担心什么？答案就藏在今年1月18日，台湾环保署通过的台南科学园区扩建案的环境差异影响评估里头。 因为台积电计划于2020年量产的5纳米工艺，决定放在南科厂，导致南科的用水、用电量暴增，大幅超过当初园区的规划量，因此依法得做环境差异影响评估。 用电增幅狂飙46% 其中，用电增幅极为惊人，从原本规划的152万瓦，增加至222万瓦，大幅增加46%。 根据南科管理局提供给环保署的文件，台积电的5纳米工艺，估计用电量72万瓦，几乎与南科申请新增的用电功率相当。 这个数字究竟有多大？根据台电信息，东部用电量约在40到50万瓦之间。也就是说，台积电一个新厂的用电量，将比整个东台湾56万人口的用电量还多上不少。 半导体的制造，本来就是高度耗电的过程。尽管台积电每年花费偌大人力、心力节省电力，但仍改变不了，采用各种先进科技及复杂化学品的晶圆厂、同时也是吃电大怪兽的事实。 根据台积电企业社会责任报告书，2016年用电量为88.53亿度，较前一年增加11%。 这个用电成长率，与台积电业绩的成长高度符合。台积电董事长张忠谋在2009年重新接任执行长之后，每年法说会都向投资人保证，每年营收都会维持二位数成长，用电量也大致维持相同比例成长。 结果是，过去5年间，台积电大举扩产，股价与业绩一再创下新高之际。总体用电量也增加102%，整整翻了一倍有余。 “救世主”技术上线，却是吓死人地耗电 台积电也因此成为台湾用电成长的主要“贡献者”之一。 根据能源局统计数据，同时间全台湾工业部门的用电仅增加6%。而这个增加量当中超过一半是台积电贡献。 全台湾用电量，过去5年的增加量当中也有33.6%，差不多三分之一的增加量由台积电贡献。 而且，在可预见的未来，这家世界级半导体天王每年用电增加的幅度，只怕还会加速扩大。因为半导体工艺技术，又到了改朝换代时刻。 台积电预计2019年量产的7纳米工艺的第二版本──7 Plus，部分工艺将首度导入极紫外光（EUV）微影工艺，这是半导体产业期待已久的“救世主”技术。 目前半导体工艺的主流光源是氩氟雷射，波长为193纳米，当晶体管尺度已微缩到几十纳米时，就像用一支粗毛笔写蝇头小字一般，生产起来有点力不从心。这也是近几年，摩尔定律即将告终的声浪不断的主因。 极紫外光的波长仅有13.5纳米，业界期望这支“超细字小楷”能够让摩尔定律再延伸至少10年。 洒百亿购入梦幻设备足以买下两架A380 今年1月，台积电5纳米案环差评估案通过的同一星期。独家生产EUV微影机台的荷兰商艾司摩尔（ASML）在法说会宣布，已接到EUV微影机台6部订单。 根据《霸荣周刊》（Barron’s）报导，分析师推测，台积电订走了其中5台，亦即一口气买下5.5亿美元（约167.8亿台币）的设备。 这个价钱，几乎可以买下两台世界最大民航机──空巴A380。 除了昂贵之外，但对台湾而言，EUV这个“救世主”技术还有一个大缺点──耗电。 有多耗电？“吓死人！”台积电300mmFabs厂务处资深处长庄子寿心有余悸地说。他今年3月在一场记者会时表示，他希望未来台积电EUV用得“愈少愈好”，“因为太贵了，用的电也太大了。” 艾司摩尔至今尚未公布EUV机台的耗电功率，但世界第二大内存制造商、南韩的SK海力士曾在2009年的EUV Symposium表示，EUV的能源转换效率（wall plugef ficiency）只有0.02%左右。 这个数字现在广为业界引用。也就是说，当前最先进的EUV机台能输出250瓦功率的EUV，需要输入0.125万瓦的电力，这个耗电量是传统氩氟雷射的10倍以上。 “要把光压到这么短的波长，需要很强很强的能量，”庄子寿解释。 连冷却系统用电也不容小觑 事实上，过去几年，EUV机台的输出功率过小，迟迟无法达到量产要求，是这个梦幻技术一再延误上市时机的主要理由。 台积电法说时，负责先进工艺的共同执行长刘德音也常被分析师问到，他期待的EUV机台功率、量产速度各为多少？ 在5年前，艾司摩尔试验机台的输出功率还仅有25瓦。但就在上个月，该公司达到历史里程碑。在旧金山的2017年SemiconWest半导体设备展，艾司摩尔宣布，该公司已成功地将EUV光源功率提升到250瓦，晶圆生产速度因此达到每小时125片──这都是台积电、英特尔等大客户之前提出的量产最低要求。现有的微影系统量产速度为每小时200片以上。 为什么提升功率这么难？ 曾与台积电合作EUV光源研究的台大电机系教授黄升龙解释，主要是卡在散热问题。他在台大的EUV实验机组，输出功率仅有毫（千分之一）瓦等级，水冷系统整个架起来就有一个房间这么大。晶圆厂的EUV量产系统输出功率是台大的上万倍，要怎样将热导出去，是很复杂的技术难题。而且，“冷却系统也得耗上不少电”黄升龙说。 整个EUV技术商用化的过程之艰辛、投入研发金额之巨，堪称半导体业的“登月计划”。曾有业者估计，整个业界投入的研发经费超过200亿美元（约台币6,100亿元）。EUV称为“极紫外光”，但物理特性与一般常见的紫外光差异极大。 首先，这种光非常容易被吸收，连空气都不透光，所以整个生产环境必须抽成真空；同时，也无法以玻璃透镜折射，必须以硅与钼制成的特殊镀膜反射镜，来修正光的前进方向，而且每一次反射仍会损失3成能量，但一台EUV机台得经过十几面反射镜，将光从光源一路导到晶圆，最后大概只能剩下不到2%的光线。 这也是EUV机台如此耗电的主因之一。 为了确保供电，台积电曾考虑自盖电厂 然而，半导体除了最核心的微影，还有蚀刻、蒸镀、平面化等多道工艺。导入高耗电的EUV光源，这道工艺对于整厂的用电影响有多大？ 这次南科新厂的环差评估过程，台积电主管出示的一张投影片，给了清楚的答案。 若以厂房单位土地规划用电来算，5纳米工艺用电是当今台积电的主流28纳米工艺的1.48倍。也就是说，如果同样都是40公顷的厂区，2020年量产的5纳米工艺，总用电会是目前的一倍半。 “而且，5纳米应该只有一半工艺用到EUV，”一位外资分析师说。他表示，由于EUV技术极为昂贵，台积电仍只有在部分较难的工艺才采用新技术。但到了在下一个世代，已经逼近摩尔定律极限的3纳米工艺，EUV采用比例就会大幅增加，用电量会进一步暴增。 去年6月，行政院长林全首度透露，台积电有意自盖电厂。这位分析师表示，当时台积电就是担心大量导入EUV光源的5纳米工艺，南科电力系统无法负荷，直到台电出具供电保证，才打消念头。 一位台积电前主管表示，台积电的企业文化是高度专注本业，像自盖电厂这类事，“过去根本连想都不会想，会去考虑这件事，就表示缺电非常严重。” 但接下来更耗电的的3纳米工艺，便传出台积电有意设厂美国，除了土地与环评，电力稳定度也是考虑因素之一。 在第二季法说会上，台积电共同执行长刘德音表示，3纳米的选址决定明年上半年将会正式决定，目前仍是以台湾为优先。
关键词：
发布时间：2017-08-15 00:00 阅读量：2385 继续阅读>>
时间上落后台积电7nm工艺,三星能靠<span style='color:red'>EU</span>V技术翻盘?
行业新闻

时间上落后台积电7nm工艺,三星能靠EUV技术翻盘?

台积电因连续在14/16nm FinFET、10nm工艺上落后于三星，其急于在7nm工艺上取得领先优势，宣布将在明年初量产7nm工艺，三星也在明年量产7nm工艺，不过后者明年就会引入EUV（极紫外光微影）技术，在事实上领先台积电。     这一情形，其实在16nmFinFET工艺上出现过，当时台积电率先于2014年三季度投产16nm工艺，然而因为该工艺的能效不如20nm，导致少有客户采用，仅有的两个客户之一的华为海思也不过是用16nm工艺生产其对能效要求不高的网通处理器，其两个大客户高通和苹果都采用20nm工艺生产骁龙810、A8处理器。 于是台积电加紧为16nm引入FinFET工艺，直到2015年三季度才投产16nm FinFET工艺，而三星则在2015年一季度即投产14nm FinFET工艺。 由于三星的14nm FinFET工艺表现优异，采用该工艺生产的Exynos7420处理器表现优异；而采用台积电20nm工艺生产的高通的骁龙810出现了发热问题，骁龙810是高通首款采用ARM公版核心A57和A53的芯片，受骁龙810发热的影响，华为海思和联发科都放弃了采用ARM高性能公版核心A57推手机芯片的计划，这让三星的Exynos7420成为2015年Android手机芯片市场的性能之王。 三星于2016年四季度量产10nm工艺，台积电则于今年初量产10nm工艺，两家都出现了良率问题。似乎三星10nm工艺的良率提升较快，采用该工艺生产的骁龙835和Exynos8895芯片开始规模上市并用于它自家的Galaxy S8手机上，中国大陆的手机品牌小米也已采用骁龙835芯片推出小米6手机，再次领先台积电一局。 为扳回局面，台积电宣布将在明年初量产7nm工艺，有可能先于三星量产7nm工艺。不过消息指台积电的7nm工艺并没引入EUV（极紫外光微影）技术，其要到2019年才会推出采用EUV技术的7nm工艺，重演了16nm FinFET的历史，三星的7nm工艺则会引入EUV技术。 三星率先引入EUV技术，将会帮助它在更先进的5nm等工艺上领先台积电。EUV光刻被认为肩负着缩小晶体管尺寸的重任，是开发7nm、5nm等更先进工艺的关键，这与FinFET工艺帮助半导体制造工厂从20nm工艺提升至14/16nm相似。 当然三星方面似乎也担心自己采用EUV技术的7nm工艺能否按时量产，将会推出10nm工艺的改良版8nm工艺，以与台积电的7nm工艺竞争。 这就引发了一场争论，高通的下一代高端芯片骁龙845会采用台积电的7nm、三星的8nm或者采用EUV技术的7nm？考虑到台积电的先进工艺产能难以满足苹果和高通两大芯片企业的需求以及三星采用EUV技术的7nm工艺无法在明年初量产的问题，骁龙845很可能会采用三星的8nm工艺。
关键词：
发布时间：2017-06-19 00:00 阅读量：1749 继续阅读>>

跳转至

/ 2

热门分类
半导体 电路保护 机电产品 嵌入式解决方案 连接器，互连器件 传感器，变送器 光电元件 开发套件 测试与测量 电源 风扇，热管理 盒子，外壳，机架 电缆，电线 无源元件 其它
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
MC33074DR2G onsemi
RB751G-40T2R ROHM Semiconductor
TL431ACLPR Texas Instruments
BD71847AMWV-E2 ROHM Semiconductor
CDZVT2R20B ROHM Semiconductor
型号 品牌 抢购
ESR03EZPJ151 ROHM Semiconductor
BU33JA2MNVX-CTL ROHM Semiconductor
IPZ40N04S5L4R8ATMA1 Infineon Technologies
TPS63050YFFR Texas Instruments
BP3621 ROHM Semiconductor
STM32F429IGT6 STMicroelectronics
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
原厂授权品牌
更多授权品牌>>
资讯排行榜
  • 周排行榜
  • 月排行榜

关于我们
AMEYA360商城(www.ameya360.com)上线于2011年，现有超过3500家优质供应商，收录600万种产品型号数据，100多万种元器件库存可供选购，产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+连接器等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等，为广大客户提供一站式购销服务。

请输入下方图片中的验证码：

验证码