浅析PCB射频电路四大基础特性

Release time:2022-06-23
author:Ameya360
source:网络
reading:3511

    射频简称RF。射频就是射频电流,它是一种高频交流变化电磁波的简称。每秒变化小于1000次的交流电称为低频电流,大于10000次的称为高频电流,而射频就是这样一种高频电流。射频是指射频电路产生的特定频率的调制电波。射频电路是指从天线(ANT)到收、发基带信号(RXI/Q、TXI/Q)为止的这部分电路。本文Ameya360电子元器件采购网从射频界面、小的期望信号、大的干扰信号、相邻频道的干扰四个方面解读射频电路4大基础特性,并给出了在PCB设计过程中需要特别注意的重要因素。

浅析PCB射频电路四大基础特性

    一、射频电路仿真之射频的界面

    无线发射器和接收器在概念上,可分为基频与射频两个部份。基频包含发射器的输入信号之频率范围,也包含接收器的输出信号之频率范围。基频的频宽决定了数据在系统中可流动的基本速率。基频是用来改善数据流的可靠度,并在特定的数据传输率之下,减少发射器施加在传输媒介(transmission medium)的负荷。因此,PCB设计基频电路时,需要大量的信号处理工程知识。发射器的射频电路能将已处理过的基频信号转换、升频至指定的频道中,并将此信号注入至传输媒体中。相反的,接收器的射频电路能自传输媒体中取得信号,并转换、降频成基频。

    发射器有两个主要的PCB设计目标:第一是它们必须尽可能在消耗最少功率的情况下,发射特定的功率。第二是它们不能干扰相邻频道内的收发机之正常运作。就接收器而言,有三个主要的PCB设计目标:首先,它们必须准确地还原小信号;第二,它们必须能去除期望频道以外的干扰信号;最后一点与发射器一样,它们消耗的功率必须很小。

    二、射频电路仿真之大的干扰信号

    接收器必须对小的信号很灵敏,即使有大的干扰信号(阻挡物)存在时。这种情况出现在尝试接收一个微弱或远距的发射信号,而其附近有强大的发射器在相邻频道中广播。干扰信号可能比期待信号大60~70 dB,且可以在接收器的输入阶段以大量覆盖的方式,或使接收器在输入阶段产生过多的噪声量,来阻断正常信号的接收。如果接收器在输入阶段,被干扰源驱使进入非线性的区域,上述的那两个问题就会发生。为避免这些问题,接收器的前端必须是非常线性的。

    因此,“线性”也是PCB设计接收器时的一个重要考虑因素。由于接收器是窄频电路,所以非线性是以测量“交调失真(intermodulation distortion)”来统计的。这牵涉到利用两个频率相近,并位于中心频带内(in band)的正弦波或余弦波来驱动输入信号,然后再测量其交互调变的乘积。大体而言,SPICE是一种耗时耗成本的仿真软件,因为它必须执行许多次的循环运算以后,才能得到所需要的频率分辨率,以了解失真的情形。

    三、射频电路仿真之小的期望信号

    接收器必须很灵敏地侦测到小的输入信号。一般而言,接收器的输入功率可以小到1 μV。接收器的灵敏度被它的输入电路所产生的噪声所限制。因此,噪声是PCB设计接收器时的一个重要考虑因素。而且,具备以仿真工具来预测噪声的能力是不可或缺的。附图一是一个典型的超外差(superheterodyne)接收器。接收到的信号先经过滤波,再以低噪声放大器(LNA)将输入信号放大。然后利用第一个本地振荡器(LO)与此信号混合,以使此信号转换成中频(IF)。前端(front-end)电路的噪声效能主要取决于LNA、混合器(mixer)和LO。虽然使用传统的SPICE噪声分析,可以寻找到LNA的噪声,但对于混合器和LO而言,它却是无用的,因为在这些区块中的噪声,会被很大的LO信号严重地影响。

    小的输入信号要求接收器必须具有极大的放大功能,通常需要120 dB这么高的增益。在这么高的增益下,任何自输出端耦合(couple)回到输入端的信号都可能产生问题。使用超外差接收器架构的重要原因是,它可以将增益分布在数个频率里,以减少耦合的机率。这也使得第一个LO的频率与输入信号的频率不同,可以防止大的干扰信号“污染”到小的输入信号。

    因为不同的理由,在一些无线通讯系统中,直接转换(direct conversion)或内差(homodyne)架构可以取代超外差架构。在此架构中,射频输入信号是在单一步骤下直接转换成基频,因此,大部份的增益都在基频中,而且LO与输入信号的频率相同。在这种情况下,必须了解少量耦合的影响力,并且必须建立起“杂散信号路径(stray signal path)”的详细模型,譬如:穿过基板(substrate)的耦合、封装脚位与焊线(bondwire)之间的耦合、和穿过电源线的耦合。

    四、射频电路仿真之相邻频道的干扰

    失真也在发射器中扮演着重要的角色。发射器在输出电路所产生的非线性,可能使传送信号的频宽散布于相邻的频道中。这种现象称为“频谱的再成长(spectral regrowth)”。在信号到达发射器的功率放大器(PA)之前,其频宽被限制着;但在PA内的“交调失真”会导致频宽再次增加。如果频宽增加的太多,发射器将无法符合其相邻频道的功率要求。当传送数字调变信号时,实际上,是无法用SPICE来预测频谱的再成长。因为大约有1000个数字符号(symbol)的传送作业必须被仿真,以求得代表性的频谱,并且还需要结合高频率的载波,这些将使SPICE的瞬态分析变得不切实际。

    以上就是Ameya360电子元器件采购网关于PCB射频电路四大基础特性的所有内容介绍了,希望对大家有所帮助。

("Note: The information presented in this article is gathered from the internet and is provided as a reference for educational purposes. It does not signify the endorsement or standpoint of our website. If you find any content that violates copyright or intellectual property rights, please inform us for prompt removal.")

Online messageinquiry

reading
射频、低频、中频电路如何不互相干扰?
2025-11-17 15:54 reading:310
如何通过硬件电路优化降低ESD干扰
  在电子电路系统设计中,工程师处理ESD有时候总觉得没有头绪,主要原因是ESD测试难以量化,每次测试的结果也会存在差异,所以凭感觉处理起来很‘玄学’。 简单说起来就是ESD对系统内部存在干扰,但处理起来常常就是一团乱麻,监测不到ESD泄放路径。单从电路增加ESD防护设计维度有时候是无法达到目的,所以PCB设计是解决ESD防护问题中非常重要的一环,但必要时还是要配合ESD器件共同达到抑制的目的。  无论是普通电路系统还是高速电路系统,对于EMC的处理都很有必要,今天就分享几个PCB Layout几个原则,可以大大减小EMC出现问题的概率。PCB布局的ESD防护思路是:敏感的信号或者电路远离静电放电测试点,信号环路面积最小化噪声耦合,降低参考地平面电位差保持信号参考电平稳定。图1.PCB Layout示意图  如图1所示,PCB Layout设计建议参考  1. 单层PCB设计时,设置良好的接地平面和电源平面,信号线尽可能紧靠电源平面层或接地平面,保证信号回流时的通路以最短,信号环路最小的原则。  2. 多层PCB层叠设计必须保证比较完整的GND平面,所有的 ESD泄放路径直接通过过孔连接到这个完整的GND平面,其他层尽可能多的铺 GND。  3. 在PCB四周增加地保护环路,关键信号(RESET/Clock等)与板边距离不小于 5mm,同时必须与布线层的板边GND铜皮距离不小于 10mils。  4. 在电源和接地之间设计高频旁路电容,要求等效串联电感值(ESL)和等效串联电阻(ESR)越小越好  5. 对于部分ESD 整改难度较大的IO,可将IO GND独立出来,与电源GND用磁珠连接,以防止ESD能量进入GND。  另外,在PCB布局时做好敏感器件的保护、隔离,一些敏感模块如射频、音频、存储器可以添加屏蔽罩。但屏蔽罩的整体成本太高,ESD保护器件具有更好的性价比,但如何选用合适的ESD器件才是关键,配合PCB的线路设计达到防护目的。图2.ESD泄放路径避免能量进入保护电路  放电事件通常通过接口(如连接线)或人工端口(如USB、音频)迫使电流 IESD (图2)迅速进入系统。使用ESD二极管保护系统免受ESD影响,取决于ESD二极管能否将 IESD 分流到地,在选用ESD器件时需要注意如下参数:  1.工作电压 (VRWM)  VRWM工作电压是指建议器件工作电压范围,应用电路最高电压超过该值时会导致漏电流增大,从而损坏器件和影响系统运行。建议电路应用电压≤ ESD 器件的工作电压VRWM。  2.结电容(Cj)  ESD器件与信号并联使用,而ESD半导体设计时的寄生电容,对于高速信号应最大限度地减小结电容Cj以保持信号完整性。  3. IEC 61000-4-2等级(Contact discharge/ Air discharge)  IEC61000-4-2等级体现器件在接触放电和空气放电的稳健性。接触放电是指用静电枪向ESD器件放电时该器件可承受的最大电压。空气放电是指使用静电枪空气间隙向ESD器件放电时该器件可承受的最大电压。  4.ESD器件通道数  ESD器件有单通道和多通道不同封装类型。多通道是内部集成多个单通道器件,根据应用需求,多通道器件可实现更小尺寸方案并节省PCB空间,当然,单通道器件可提供更高的设计灵活性。  5.单向与双向  双向ESD器件可同时具有正负工作电压的电路中(±3.3V等),因此,双向ESD器件可支持数据信号在正负电压之间切换的接口(如模拟信号/RS233等)。单向ESD只有工作在正电压范围,但具有更好的负钳位。  6. 钳制电压(Vc)  钳制电压表示瞬态脉冲下作用于ESD器件时2端的压降,钳制电压越低意味能更好的保护后级的电子元件。瞬态测试包含静电和浪涌,不同测试条件下钳制电压不同,选型前确认具体测试需求和后级极限损坏电压,保证器件选型的合理性  综上,要想从PCB布局+ESD二极管实现最好的静电防护,很大程度上需要从整机系统上优化设计。因为设计人员无法控制 IESD,所以降低对地阻抗是将钳制电压最小化的主要方法。设计建议如下(图3)。图3.ESD二极管PCB优化建议
2025-08-25 13:09 reading:452
电路中的“高频”和“高速”有什么区别?
  “高速电路”已经成为当今电子工程师们经常提及的一个名词,但究竟什么是高速电路?  这的确是一个“熟悉”而又“模糊”的概念。而事实上,业界对高速电路并没有一个统一的定义,通常对高速电路的界定有以下多种看法:有人认为,如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ,而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量(比如说1/3),就称为高速电路;也有人认为高速电路和频率并没有什么大的联系,是否高速电路只取决于它们的上升时间;还有人认为高速电路就是我们早些年没有接触过,或者说能产生并且考虑到趋肤效应的电路;更多的人则对高速进行了量化的定义,即当电路中的数字信号在传输线上的延迟大于1/2上升时间时,就叫做高速电路,本文也沿用这个定义作为考虑高速问题的标准  此外,还有一个容易产生混淆的是“高频电路”的概念,“高频”和“高速”有什么区别呢?对于高频,很多人的理解就是较高的信号频率,虽然不能说这种看法有误,但对于高速电子设计工程师来说,理解应当更为深刻,我们除了关心信号的固有频率,还应当考虑信号发射时同时伴随产生的高阶谐波的影响,一般我们使用下面这个公式来做定义信号的发射带宽,有时也称为EMI发射带宽。  F=1/(Tr*π)  F是频率(GHz),Tr(纳秒)指信号的上升时间或下降时间。  通常当F>100MHz的时候,就可以称为高频电路。所以,在数字电路中,是否是高频电路,并不在于信号频率的高低,而主要是取决于上升沿和下降沿。根据这个公式可以推算,当上升时间小于3.185ns左右的时候,我们认为是高频电路。  对于大多数电子电路硬件设计工程师来说,完全没有必要拘泥于概念的差异,心中应该有个广义的“高速”定义,那就是:如果在确保正确的电气连接的前提下,电路仍不能稳定的高性能工作,而需要进行特殊的布局、布线、匹配、屏蔽等处理,那么,这就是“高速”设计。
2025-05-29 11:38 reading:580
一文了解分立电路和集成电路的区别
  在电子技术领域,分立电路和集成电路是两种常见的电路形式,它们各自有着独特的特点和应用场景。  一、基本概念  分立电路 :是指由分立的电子元件,如电阻、电容、电感、晶体管等,通过导线连接而成的电路。这些元件各自独立封装,具有明显的物理界限,需要手动或通过简单的自动化设备进行焊接和连接,以实现特定的电路功能。  集成电路 :是将大量的电子元件(如晶体管、二极管、电阻、电容等)以及它们之间的连接导线,通过半导体工艺集成在一个小小的芯片上,构成一个完整的电路系统。有如一个微缩的电子世界,把复杂的功能都浓缩在一块小小的硅片上。  二、尺寸与体积  分立电路 :由于元件是独立的,并且需要一定的连接空间,所以分立电路的尺寸和体积相对较大。例如,一个简单的分立放大电路,可能需要数个甚至数十个分立元件,分布在一块较大的电路板上,占据较大的空间。  集成电路 :其优势在于高度的集成化,能够在很小的芯片面积上集成成千上万甚至更多的电子元件。一个典型的集成电路芯片可能只有几平方毫米到几十平方毫米大小,但可以实现非常复杂的功能,大大减小了电路的尺寸和体积。  三、性能指标  分立电路 :  在一些高频应用中,由于元件之间的分布参数(如引线电感、寄生电容等)较大,可能会对电路的高频性能产生较大的影响,导致带宽受限、信号衰减等问题。  其参数的一致性和稳定性相对较差,因为每个分立元件在制造过程中可能会存在一定的差异,而且受环境因素(如温度、湿度等)的影响较大,这会影响整个电路的性能。  集成电路 :  经过精心的电路设计和半导体工艺优化,能够在较宽的频率范围内保持较好的性能,具有较高的增益、较低的噪声和较好的线性度等性能优势。  由于元件是在同一块芯片上制造出来的,其参数的一致性和稳定性较好,受外界环境因素的影响相对较小,能够提供更可靠的性能。  四、成本与生产效率  分立电路 :  元件成本相对较低,但如果需要大量使用元件来构建复杂的电路,成本也会相应增加。同时,由于需要人工或简单设备进行焊接和组装,生产效率较低,对于大规模生产来说,时间和人力成本较高。  设计和调试过程相对繁琐,需要逐一考虑每个元件的选型、布局和连接方式,而且在调试过程中,对元件的更换和调整较为麻烦。  集成电路 :  初始的研发和设计成本较高,因为需要进行复杂的电路设计和半导体制造工艺开发。然而,一旦设计完成并投入大规模生产,由于其高度的集成化和自动化生产流程,单位成本可以大幅降低。  生产过程高度自动化,能够快速地生产大量的集成电路芯片,大大提高了生产效率。而且在设计和调试阶段,可以借助专业的电子设计自动化(EDA)工具进行模拟和优化,提高了设计效率和电路的可靠性。  五、应用场景  分立电路 :常用于一些对电路规模要求较小、对性能要求不是特别苛刻,或者需要根据特定需求进行定制的场合。例如,在一些简单的电子小制作、维修领域,或者对某些特殊功能进行单独实现时,分立电路具有一定的优势。比如制作一个简单的音频放大器,或者对某个损坏的电子设备中的某个特定电路部分进行修复。  集成电路 :广泛应用于各种复杂的电子设备和系统中,如计算机、智能手机、通信设备、消费电子等。它们能够实现复杂的信号处理、数据存储、逻辑运算等功能,是现代电子技术发展的基石。以智能手机为例,其中的处理器芯片、存储芯片、通信芯片等都是高度集成的集成电路,使得手机能够具备强大的功能和小巧的体积。  总之,分立电路和集成电路在电子技术中各具特点,它们在不同的应用场景下发挥着各自的优势,共同推动着电子技术的发展和应用。
2025-04-30 17:40 reading:805
  • Week of hot material
  • Material in short supply seckilling
model brand Quote
CDZVT2R20B ROHM Semiconductor
BD71847AMWV-E2 ROHM Semiconductor
TL431ACLPR Texas Instruments
MC33074DR2G onsemi
RB751G-40T2R ROHM Semiconductor
model brand To snap up
BU33JA2MNVX-CTL ROHM Semiconductor
ESR03EZPJ151 ROHM Semiconductor
IPZ40N04S5L4R8ATMA1 Infineon Technologies
TPS63050YFFR Texas Instruments
BP3621 ROHM Semiconductor
STM32F429IGT6 STMicroelectronics
Hot labels
ROHM
IC
Averlogic
Intel
Samsung
IoT
AI
Sensor
Chip
About us

Qr code of ameya360 official account

Identify TWO-DIMENSIONAL code, you can pay attention to

AMEYA360 weixin Service Account AMEYA360 weixin Service Account
AMEYA360 mall (www.ameya360.com) was launched in 2011. Now there are more than 3,500 high-quality suppliers, including 6 million product model data, and more than 1 million component stocks for purchase. Products cover MCU+ memory + power chip +IGBT+MOS tube + op amp + RF Bluetooth + sensor + resistor capacitance inductor + connector and other fields. main business of platform covers spot sales of electronic components, BOM distribution and product supporting materials, providing one-stop purchasing and sales services for our customers.

Please enter the verification code in the image below:

verification code