摩尔定律极限锁死了半导体,或许根本没有通用处理器

发布时间:2017-06-29 00:00
作者:Ameya360
来源:Rick Merritt
阅读量:299

  业界所预期的“摩尔定律”(Moore’s Law)极限,将是推动半导体与计算机产业转型的开始。这是日前在庆祝“图灵奖”(Alan Turing award)50周年纪念活动上的一场专题讨论中业界专家们发表的看法。

  摩尔定律极限锁死了半导体,或许根本没有通用处理尽管摩尔定律无法再以相同的步调前进,但芯片、系统和软件技术仍将持续进展。与会的专家们补充说,如果没有明确的CMOS缩缩替代方案,半导体产业和系统产业可能会形成封闭的孤岛。

  史丹佛大学(Stanford University)第10任校长John Hennessy说:“摩尔定律是指晶体管的密度每18个月增加一倍,这已经持续了25年,但是从2000-2005年间开始逐渐放缓到间隔两三年,最近更演变为每隔四年倍增一次,因此,业界正逐渐走向我们所预期的半导体技术尽头。”

  CMOS微缩“并未结束,只是暂缓”?

  另一种相关的观点——Dennard Scaling,强调的是对于能量的需求将随着芯片微缩而减少。Hennessy指出,Dennard Scaling定律“已经发展10-15年了,开启了快速转向多核心处理器的暗硅(dark silicon)时代。”

  事实上,摩尔定律是有关经济学的观察,而不是实体定律。普林斯顿大学(Princeton University)系统专家Margaret Martonosi认为,问题在于是否能找到另一种像CMOS一样带来投资报酬率的实体面。

  在微软(Microsoft) Azure云端服务部门负责FPGA加速器的工程师Doug Burger表示,“摩尔定律是有关密度微缩的速率,但我们正以一种可预测的速度走向尽头,再经过几个世代就会达到实体极限了。”

  Google TPU加速器研发团队主管Norm Jouppi说,“我认为CMOS微缩还有几年的时间。在未来十年内还将持续看到一些相关应用的性能提升,但其他的应用可能趋缓。”

  Jouppi讽刺地说,业界仍在否认有关摩尔定律极限的事实,就像英国喜剧团体Monty Python知名喜剧“死掉的鹦鹉”(Dead Parrot)中的店家所说一样——鹦鹉“并没死掉,它只是在休息”。

  DRAM最先发展到极限?

  Hennessy指出,DRAM可能是最先发展到极限的主要组件。而其结果“将导致整个生态系不均衡,”Burger认为。

  为了克服DRAM形成内存缺口的挑战,Jouppi认为“垂直NAND是最有力的解决方案”,但还必须进行多方面的投资。

  闪存(Flash)一开始是以数字相机的储存应用之姿出现。微软(Microsoft)杰出工程师暨麻省理工学院(MIT)兼任教授Butler Lampson指出,如今,接口技术已大幅改善了,但“仍然缺少最佳的闪存运算接口”。

  不管接下来还会出现什么,Burger认为:“后摩尔定律(post-Moore’s law)时代的新典范将大幅改变…从现在起的20年,产业将发生前所未有的转变。”

  20170628-MOER-3

  微软工程师Doug Burger在德州大学奥斯汀分校首创图形运算 (来源:ACM)

  尽管晶圆厂的成本上涨导致芯片制造商间发生前所未见的整并,“只要我们有三、四家稳定的厂商,就能存在良性的竞争,”Jouppi强调,“就像iPhone的需求带来许多市场压力。”

  Burger和Jouppi都预测“特定领域的架构”将会增加,从而为特定市场带来最佳表现。Burger认为这一趋势将带来‘Franken-systems’,“……但业界已经发展得够强大,足以适应这个趋势。”

  Hennessy问道,如果计算机产业回到从芯片到应用都由同一家公司来做的垂直整合时代呢?就像苹果(Apple)正朝这个方向前进,而Google似乎也会遵循同样的道路发展。

  尽管如此,Jouppi说:“还有一些其他架构正快速成长,有些是由芯片供货商以及一些由云端供货商实现的。”

  不过,在统一几种指令集后,是否会有一些新的处理器公司出现?专题讨论成员之间的看法纷歧。Hennessy说:“芯片设计需要极其复杂专业的技术,因此,几家公司之间的处理器设计人员连手极具价值。”

  新的界面和量子应用需求

  摩尔定律缓步走向尽头,也破坏了软件开发人员在芯片(指令集架构)中隔离的策略抽象层。现在需要新的电路板接口,或许是为了较大的垂直市场,但实际上应该是什么目前还不得而知。

  利用指令集架构(ISA),软件开发人员可以“进行相对较小的更动,”但是,Martonosi说:“目前在智能手机处理器上已经有大约6个ISA了,一半的SoC面积则是不带ISA的加速器。”

  她表示,新的架构和工具库有助于填补这一差距,但是他们创造的系统“难以验证和确保可靠性…这将会使情况变得更糟糕”。她补充说,如果特定市场的系统开始定义自己的接口,将会需要新的设计流程以及能开发堆栈芯片的工程师。

  Burger说,云端运算的工作负载仍然多样化。云端供货商也拥有数百万家的客户,“即使是大型公司运用了我们1-2%的服务器资源,也可以每周或每月更新——但这对FPGA来说还是太快了。”他强调,所谓的可编程芯片“仍然太难以编程”。

  专题讨论的专家们认为,摩尔定律的式微,造成业界对于更高效软件和通用处理器的迫切需求。

  Jouppi说:“我希望未来能进一步改善软件和硬件,业界过去在这两方面的态度不够积极,而且还有空间以及足够的时间提升效率。”

  “或许无法再像摩尔定律时那么好了,但是在应用程序、算法和硬件方面都还有改进的空间,”Alto投资公司之一的Lampson指出。

  Margaret Martonosi写了两本有关计算机电源效应的教科书*

  多年来深入这一领域研究的Martonosi表示,长期以来,没有任何可取代摩尔定律的有力解决方案,但量子计算机看来颇具发展前景。

  Martonosi说:“从实体的观点来看,好消息是‘量子系统’非常接近现实。在最近的一、两年内就能实现一个50-100量子位(Qbit)的机器,而且还有人能为其编写程序,使其为经典系统提高速度。”

  截至目前为止,坏消息仅止于几种已知系统的较小应用。她补充说:“如今在广泛应用中所需的量子位数以及我们能打造可靠的系统数量之间存在着巨大差距……而未来谁将会购买这些数千量子位的系统以及针对哪些应用,目前仍不明朗。”

  “我们将着手打造量子计算机,但应用于解决哪些重大的问题——这都还有待观察,”不过,Burger指出,他已经注意到未来将有更多基于蛋白质途径的可编程生物学研究了。

在线留言询价

相关阅读
随着计算机全面进入纳米时代,工程师们发现想要遵循摩尔定律变得越来越难了。 1965 年,Intel创始人戈登·摩尔提出了提出了“摩尔定律”,即集成电路上可容纳的晶体管数量大约每隔 1-2 年便会增加一倍,性能也随之翻倍。 五十多年来,摩尔定律一直有效,但目前业界的预测是,未来 10-15 年,在进行三次技术升级后,芯片制造工艺将达到 5 纳米,这意味着单个晶体管栅极的长度将仅为10个原子大小。在此基础上继续突破几乎是不可能的——从技术上讲,你不可能造出单个原子大小的晶体管。 另外,因为考虑到生产成本,制造商们将不再有意愿继续改进制程工艺,因为目前的芯片计算能力基本可以满足需求。这一趋势其实在模拟芯片市场早就出现了,很多模拟芯片厂商还在使用五年前的工艺来生产产品。 而且,像移动设备中使用的 WiFi 芯片,28纳米的制程工艺已经足够好了,完全没必要花费大笔研发经费去升级到 10 纳米 CMOS(互补金属氧化物半导体)工艺。 正因为上述这些原因,让近来关于摩尔定律即将失效的言论越来越盛行。使用了五十多年的硅基 CMOS 晶体管制造工艺,如果在未来无法找到可行的替代方案,我们或许真的会遭遇计算力瓶颈。 不过,好在科学界和产业界也都预计到了瓶颈期的临近,也试图寻找各种各样的办法,让摩尔定律继续有效。 这次,来自IBM的研究人员们找到了一种全新的芯片制造工艺,而且制造晶体管所使用的材料不再是硅,而是碳纳米管!研究成果一经公布,《Science》杂志官网甚至发文表示:IBM的科学家基于碳纳米管打造世界最小晶体管,难道“硅谷”终将变成“碳谷”? 文归正题!来自 IBM 的研究人员刚刚公布了一种全新的晶体管制造方法:使用碳纳米管来替代传统的硅基 CMOS 工艺,题目为“Carbon nanotube transistors scaled to a 40-nanometer footprint”的研究报告也已发表于今天出版的《Science》杂志上。 其实,科学家们一直在对碳纳米管晶体管进行持续的探索——这是一种直径仅为 1 纳米,或十亿分之一米的管状纳米级石墨晶体。 但是,使用碳纳米管来替代传统硅基晶体管最大的难度在于,如果要达到理想的性能,碳纳米管截面直径要达到 100 纳米左右,这比目前的硅晶体管要大得多。 为了减少这个数字,来自 IBM 托马斯J.沃森研究中心的研究团队使用了一种全新的技术来构建电流流入、流出的碳纳米管触点——使用钼金属来直接接驳碳纳米管端部,从而减小了体积。 同时,他们还添加了钴,使得这种连接在较低温度下也能生效。原理非常简单,由于热胀冷缩,低温能减小触点间的间隙。 研究中还解决了一个重要问题,那就是如何在触点间传输足够的电流。研究人员通过在相邻晶体管之间平行放置由数根碳纳米管组成的纳米线解决了该问题。 最终,整个晶体管的接脚面积被压缩到了40平方纳米。这个数字成为了“国际半导体技术发展路线图”(International Technology Roadmap for Semiconductors, ITRS)近十年来的新标杆。 而且在随后的测试表明,IBM研究团队开发碳纳米管晶体管比目前的硅晶体管速度更快、效率更高! ITRS是由世界上五个主要的半导体制造国家和地区的相关协会所资助的组织,其最新研究报告指出,晶体管将在2021年开始停止继续缩小。图中蓝色曲线为2013年的预测,红色曲线为2015年最新预测。 晶体管能够缩小到如此小的尺寸,要归功于用碳纳米管代替硅作为晶体管间的通道。碳纳米管的厚度只有1纳米,这样的厚度在静电场上有着显著的优势,可以让器件的栅极长度降低到10纳米,且不会造成短沟道效应给器件性能带来的不利影响。 另外,纳米管的另一个好处就是拥有更快的电子传输速度,这对于提升器件性能无疑是至关重要的。 此外,晶体管微型化的另一个关键在于采用“端点连接技术”。通常来讲,晶体管中的金属部分是沿着晶体管中主体半导体材料纵向粘接,导致粘接的部分很长。而IBM展示的这种端点连接技术可以使得晶体管的粘接部位长度大大缩小:从 300 纳米缩小到仅 10 纳米,而且不会增加电阻。 为了保证器件的可靠性,IBM的研究人员还对碳纳米管中的金属部件进行了热稳定性和碳反应性测试。然后,还要保证端点在足够低的温度下仍然可以进行连接,以维持器件的几何形状。 然而,保证低温状态下的稳定连接也是一个难题,研究人员在反复试验后发现,钴钼合金在碳纳米管粘接上有着出乎意料的优势: 一方面,钼能保证合金的热稳定性;另一方面,钴则起到了在相对较低温度下进行连接的催化剂作用。将两种金属的特征相结合,可以避免碳纳米管粘合金属时所需的650摄氏度高温。 这次 IBM 发表于《Science》杂志的论文联合作者、IBM沃森研究中心研究员,同时也是 2016 年《麻省理工科技评论》“年度35岁以下创新35人”(MIT TR35)获得者曹庆(Qing Cao)表示:“使用低功函数金属实现纳米管的端部接触是非常困难的。然而,我们已经开发了一些工艺来有效地掺杂纳米管通道,所以即便是在在高功函数金属端部接触的情况下,也可以实现n沟道(n-channel)器件的操作。” 虽然,通过掺杂实现 n 沟道器件操作还有很多需要改进的地方,但顶栅结构的器件确实具有令人意想不到的优势。与底栅结构相比,目前硅晶体管中使用的顶栅器件结构更容易实现器件之间的复杂连接,同时也能实现更高的器件集成密度。 所以,除了与钴钼合金触点端接的纳米管通道之外,纳米管的顶部也覆盖有一层超薄的高介电氧化物,作为具有金属顶栅的栅极介电层。 当然,作为一项全新技术,曹庆也承认,在高性能纳米管逻辑晶体管真正成为商业化技术之前,还有一些制程方面的问题需要解决。 曹庆表示,目前阶段的主要挑战是器件的稳定性,但最终团队希望能将数十亿纳米管晶体管集成到功能电路中。为了做到这一点,团队需要保证晶体管之间良好的一致性,从而实现在相同电压下,所有晶体管都能正常工作。 尽管在过去几年中,半导体纳米管的纯度已得到显著改善,经过通电检测,其纯度已经升到了99.999%以上,但制造过程需要更稳定和更加标准化,从而能够保证将来大批量生产时的可靠性。
2017-07-03 00:00 阅读量:289
  • 一周热料
  • 紧缺物料秒杀
型号 品牌 询价
TPS5430DDAR Texas Instruments
TL431ACLPR Texas Instruments
PCA9306DCUR Texas Instruments
TPIC6C595DR Texas Instruments
TPS61021ADSGR Texas Instruments
TXB0108PWR Texas Instruments
型号 品牌 抢购
TPS61021ADSGR Texas Instruments
TPS61256YFFR Texas Instruments
TPS5430DDAR Texas Instruments
TXS0104EPWR Texas Instruments
ULQ2003AQDRQ1 Texas Instruments
TPS63050YFFR Texas Instruments
热门标签
ROHM
Aavid
Averlogic
开发板
SUSUMU
NXP
PCB
传感器
半导体
相关百科
关于我们
AMEYA360商城(www.ameya360.com)上线于2011年,现 有超过3500家优质供应商,收录600万种产品型号数据,100 多万种元器件库存可供选购,产品覆盖MCU+存储器+电源芯 片+IGBT+MOS管+运放+射频蓝牙+传感器+电阻电容电感+ 连接器等多个领域,平台主营业务涵盖电子元器件现货销售、 BOM配单及提供产品配套资料等,为广大客户提供一站式购 销服务。