一文读懂集成扇出型封装（InFO）技术

集成扇出型封装（InFO）技术是什么？作为目前移动市场最受欢迎的技术，为什么目前只有两家公司能够生产，其中的难点是什么?

晶圆代工大厂格芯于2017年8月 15 日宣布，采用高效能 14 纳米 FinFET 制程技术的 FX-14 特定应用积体电路（ASIC）整合设计系统，已通过 2.5D 封装技术解决方案的矽功能验证。

目前，全由晶圆代工大厂中，仅台积电拥有集成扇出型封装（InFO）技术，速度效能较传统的覆晶技术要高 10%，让台积电在市场竞争上具备竞争实力。如今，格芯也成功进入先进晶圆封装的领域，成为全球唯二拥有这类技术的厂商，将进一步增加市场的竞争优势。

集成扇出型封装（InFO）技术是什么

说到InFO技术，就不得不提到FOWLP。

Fan Out WLP的英文全称为（Fan-Out Wafer Level Packaging；FOWLP），中文全称为（扇出型晶圆级封装），其采取拉线出来的方式，成本相对便宜；FOWLP可以让多种不同裸晶，做成像WLP制程一般埋进去，等于减一层封装，假设放置多颗裸晶，等于省了多层封装，有助于降低客户成本。此时唯一会影响IC成本的因素则为裸晶大小。

DIGITIMES Research观察，系统级封装（System in Package；SiP）结合内嵌式（Embedded）印刷电路板（Printed Circuit Board；PCB）技术虽符合移动设备小型化需求，然于供应链与成本存在问题，另一方面，扇出型晶圆级封装不仅设计难度低于矽穿孔（Through Silicon Via；TSV） 3D IC，且接近2.5D IC概念与相对有助降低成本。

FOWLP封装最早在2009~2010年由Intel提出，仅用于手机基带芯片封装。

2013年起，全球各主要封测厂积极扩充FOWLP产能，主要是为了满足中低价智慧型手机市场，对于成本的严苛要求。FOWLP由于不须使用载板材料，因此可节省近30%封装成本，且封装厚度也更加轻薄，有助于提升晶片商产品竞争力。

台积电（TSMC）在扇出型晶圆级封装领域投入并开发了集成扇出型（Integrated Fan-Out, InFO）封装技术，改变了晶圆级封装的市场格局。随着InFO技术的大规模应用，以及嵌入式晶圆级球栅阵列（eWLB）技术的进一步发展，一批新厂商和扇出型晶圆级封装技术可能将进入市场。台积电的扇出型晶圆级封装解决方案被称为InFO，已用于苹果iPhone 7系列手机的A10应用处理器封装，其量产始于2016年。

台积电在2014年宣传InFO技术进入量产准备时，称重布线层（RDL）间距（pitch）更小（如10微米），且封装体厚度更薄。

InFO给予了多个芯片集成封装的空间，比如：8mm x 8mm平台可用于射频和无线芯片的封装，15mm x 15mm可用于应用处理器和基带芯片封装，而更大尺寸如25mm x 25mm用于图形处理器和网络等应用的芯片封装。

2016年可以说是扇出型封装市场的转折点，苹果和台积电的加入改变了该技术的应用状况，可能将使市场开始逐渐接受扇出型封装技术。扇出型封装市场将分化发展成两种类型：

 - 扇出型封装“核心”市场，包括基带、电源管理及射频收发器等单芯片应用。该市场是扇出型晶圆级封装解决方案的主要应用领域，并将保持稳定的增长趋势。

- 扇出型封装“高密度”市场，始于苹果公司APE，包括处理器、存储器等输入输出数据量更大的应用。该市场具有较大的不确定性，需要新的集成解决方案和高性能扇出型封装解决方案。但是，该市场具有很大的市场潜力。

扇出型封装的挑战

虽然FOWLP可满足更多I/O数量之需求。然而，如果要大量应用FOWLP技术，首先必须克服以下之各种挑战问题：

（1） 焊接点的热机械行为： 因FOWLP的结构与BGA构装相似，所以FOWLP焊接点的热机械行为与BGA构装相同，FOWLP中焊球的关键位置在硅晶片面积的下方，其最大热膨胀系数不匹配点会发生在硅晶片与PCB之间。

（2） 晶片位置之精确度： 在重新建构晶圆时，必须要维持晶片从持取及放置（Pick and Place）于载具上的位置不发生偏移，甚至在铸模作业时，也不可发生偏移。因为介电层开口，导线重新分布层（Redistribution Layer; RDL）与焊锡开口（Solder Opening）制作，皆使用黄光微影技术，光罩对準晶圆及曝光都是一次性，所以对于晶片位置之精确度要求非常高。

（3） 晶圆的翘曲行为： 人工重新建构晶圆的翘曲（Warpage）行为，也是一项重大挑战，因为重新建构晶圆含有塑胶、硅及金属材料，其硅与胶体之比例在X、Y、Z三方向不同，铸模在加热及冷却时之热涨冷缩会影响晶圆的翘曲行为。

（4） 胶体的剥落现象： 在常压时被胶体及其他聚合物所吸收的水份，在经过220~260℃迴焊（Reflow）时，水份会瞬间气化，进而产生高的内部蒸气压，如果胶体组成不良，则易有胶体剥落之现象产生。

此外，市场的发展也给FOWLP封装技术带来了一定的挑战。

根据麦姆斯咨询的一份报告显示。尽管扇入型封装技术的增长步伐到目前为止还很稳定，但是全球半导体市场的转变，以及未来应用不确定性因素的增长，将不可避免的影响扇入型封装技术的未来前景。

随着智能手机出货量增长从 2013 年的 35% 下降至 2016 年的8%，预计到 2020 年这一数字将进一步下降至 6%，智能手机市场引领的扇入型封装技术应用正日趋饱和。尽管预期的高增长并不乐观，但是智能手机仍是半导体产业发展的主要驱动力，预计 2020 年智能手机的出货量将达 20 亿部。

扇出型封装有哪些公司

除了台积电之外，STATS ChipPAC（新加坡星科金朋）将利用JCET（江苏长电科技）的支持进一步投入扇出型封装技术的开发（2015年初，江苏长电科技以7.8亿美元收购了新加坡星科金朋）；ASE（日月光集团）则和Deca Technologies建立了深入的合作关系（2016年5月，Deca Technologies获日月光集团6000万美元投资，日月光集团则获得Deca Technologies的M系列扇出型晶圆级封装技术及工艺授权）；Amkor（安靠科技）、 SPIL（矽品科技）及Powertech（力成科技）正瞄准未来的量产而处于扇出型封装技术的开发阶段。三星看上去似乎有些落后，它正在抉择如何参与竞争。

TechSearch International总裁Jan Vardaman指出，在iPhone 7内部，主要的印刷电路板（PCB）上包含了43种其他晶圆级（wafer-level）封装，照明电缆和耳机上亦有采用此技术。

联发科和海思的应用处理器（AP）也将跟进采用先进的封装方式，其他业者如大陆手机厂Oppo和Vivo也已经采用其他更新颖的技术。新的封装技术如雨后春笋般出现，重点均在于多元异质模组整合（heterogeneous integration），因为主机板空间越来越壅挤，芯片封装必须设法缩小尺寸。

在琳琅满目的新技术中，扇出型晶圆级封装（fan-out wafer-level packaging；FOWLP）运作了近10年之后，现在已成为移动市场的首选。第一代扇出型封装是采用英飞凌（Infineon）的嵌入式晶圆级球闸阵列（eWLB）技术，此为2009年由飞思卡尔（Freescale，现为恩智浦）所推出。

但是集成扇出型封装（InFO）在此之前就只有台积电能够生产！

集成扇出型封装垄断局面已改变

但是这种情况现在已经改变。

根据格芯表示，采用高效能 14 纳米 FinFET 制程技术的 FX-14 特定应用积体电路（ASIC）整合设计系统解决方案包含一个缝合载板中介层，用以克服微影技术的限制，以及一个和 Rambus 研发的多通道 HBM2 PHY，每秒可处理 2Tbps。本解决方案以 14 纳米 FinFET  技术展示，将整合至格罗方德新一代 7 纳米 FinFET 制程技术的 FX-7 ASIC 设计系统。

格罗方德的产品开发副总 Kevin O’Buckley 表示，随着近年来互连与封装技术出现大幅进展，晶圆制程与封装技术间的界线已趋模糊。将 2.5D 封装技术整合至 ASIC 设计中，能带来突破性的效能提升，这也再次展现格罗方德的技术能力。这项进展让我们能从产品设计开始一路到制造与测试，以一站式、端对端的形式支持客户。

而 Rambus 存储器 PHY 目标为在低延迟与高频宽要求的系统中，处理高端网络及数据中心的高密集运算。PHY 符合 JEDEC （固态技术协会）JESD235 标准，支持的数据传输率高达 2Gbps，整体频宽可达 2Tbps。Rambus 存储器及界面部门资深副总暨总经理 Luc Seraphin 指出，与格罗方德合作，结合 HBM2 PHY，以及格罗方德的 2.5D 封装技术及 FX-14 ASIC 设计系统，为产业发展快速的各种应用提供彻底整合的解决方案。

格罗方德指出，未来将充分利用在 FinFET 制成技术的量产经验，让 FX-14 及 FX-7 成为完整的 ASIC  设计解决方案。FX-14 及 FX-7 的功能化模组以业内最广、最深的知识产权（IP）组合为基础，得以为新一代有线通讯／5G 无线联网、云端／数据中心服务器、机器学习／深度神经网络、汽车、太空／国防等应用，提供独特的解决方案。

先进封装行业成创新引擎

在过去的几年里，先进封装行业已经吸引了越来越多的关注。封装业从IC制造商的服务行业转变为为“超越摩尔”定律的创新引擎和关键领域，促使半导体行业的进一步发展并增加了创新应用的附加值。据Yole报告显示，先进封装行业市场规模在2016年为220亿美元，到2020年将增长到约300亿美元。

麦肯锡指出，摩尔定律时代下封装行业的特点：重人力成本、轻资本与技术 。这一阶段也可以称之为摩尔定律下的传统封装。

在摩尔定律驱动半导体产业发展的时代，半导体产业链“设计—制造—封测”的核心主要集中在设计和制造环节，三大产业中，设计对技术积累与人才要求最高;而制造对资本投入有大量的要求，呈现强者恒强的局面; 唯有封装产业对资本与人才要求相对较低，而对人工成本相对敏感。

而“超越摩尔”时代下的封装行业则有所不同：从人力成本驱动走向技术与资本双轮驱动，龙头厂商将会深度受益。

更为明显的是，“超越摩尔”时代，封装行业地位将会显著提升，先进封装成为延续摩尔定律的关键。